BEST AVAILABLE COPY

Family list
1 family member for:
JP9045930
Derived from 1 application.

1 THIN FILM TRANSISTOR AND ITS MANUFACTURE
Publication info: JP9045930 A - 1997-02-14

Data supplied from the esp@cenet database - Worldwide

DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

05431130 **Image available**

5 THIN FILM TRANSISTOR AND ITS MANUFACTURE—

PUB. NO.: 09-045930 [JP 9045930 A]

PUBLISHED: February 14, 1997 (19970214)

INVENTOR(s): HAYASHI HISAO

10 FUJINO MASAHIRO

YAMAZAKI MASARU

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 07-212716 [JP 95212716]

15 FILED: July 28, 1995 (19950728)

INTL CLASS: [6] H01L-029/786; H01L-021/336

JAPIO CLASS: 42.2 (ELECTRONICS - Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R011 (LIQUID CRYSTALS); R044 (CHEMISTRY --

Photosensitive Resins); R096 (ELECTRONIC MATERIALS -- Glass

20 Conductors)

ABSTRACT

PROBLEM TO BE SOLVED: To ensure sufficient on-current of a thin film transistor while suppressing the off-current.

25

SOLUTION: A thin film transistor is provided with a laminated structure formed by laminating a semiconductor thin film 1, a gate electrode 2 provided with a prescribed pattern and a gate insulating film 3 between the film 1 and the electrode 2. The semiconductor thin film 1 is provided with a channel area 4, a high concentration impurity area 5 and a low

concentration impurity area 6. The semiconductor thin film 1 is provided with an internal part IN included in the pattern of the gate electrode 2 and an external part OUT positioned outside the pattern. The channel area 4 is formed on the internal part IN, and the high concentration impurity area 5 is formed on the external part OUT. The low concentration impurity area 6 is positioned between the channel area 4 and the high concentration impurity area 5, and at least a part of the area 6 is included in the internal part IN. The on current is prevented from reducing by modulating the low concentration impurity area 6 by gate potential.

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-45930

(43)公開日 平成9年(1997)2月14日

(51) Int. Cl. °	識別配号	F I	·	•	
-H01L 29/786	بسلب و سسا	HOIL	29/78	616 .	v
21/336	: *		1 (96)	616	A
المستر فمند المالية المالية			· · · · · · · · · · · · · · · · · · ·	616	N


41		1 Mys	審査請求	未請求 請求項の数13 FD (全	8頁)
(21)出願番号	特顧平7-212716	,	(71)出顧人	000002185	
			: 4	ソニー株式会社	
(22)出顧日	平成7年(1995)7月28日		•	東京都品川区北品川6丁目7番35号	
;		•	(72)発明者	林 久雄	
			1	東京都品川区北品川6丁目7番35号	ソニ・
*		•		一株式会社内	
	· .		(72)発明者	藤野 昌宏	•
				東京都品川区北品川6丁目7番35号	ソニ
				一株式会社内	
· · · .			(72)発明者	山崎 勝	•
				東京都品川区北品川6丁目7番35号	ソニ
	•		· ·	一株式会社内	
			(74)代理人	弁理士 鈴木 晴敏	
:					


(54) 【発明の名称】薄膜トランジスタ及びその製造方法

(57) 【要約】

【課題】 薄膜トランジスタのオフ電流を抑制する一方十分なオン電流を確保する。

【解決手段】 薄膜トランジスタは半導体薄膜1と所定のパタンを有するゲート電極2と両者の間に介在するゲート絶縁膜3とを重ねた積層構造を有する。半導体薄膜1にはチャネル領域4、高濃度不純物領域5及び低濃度不純物領域6が設けられている。半導体薄膜1はゲート電極2のパタン内に包含される内側部INとパタン外に位置する外側部OUTとを有している。チャネル領域4は内側部INに形成され、高濃度不純物領域6はチャネル領域4と高濃度不純物領域5の間に位置し、且つ少なくとも一部は内側部INに包含されている。ゲート電位で低濃度不純物領域6を変調させる様にしてオン電流を下げない様している。





【特許請求の範囲】

半導体薄膜と、所定のパタンを有するゲ 【請求項1】 - ト電極と、両者の間に介在するゲート絶録膜とを国ね た積層構造を有し、該半導体薄膜にチャネル領域、高温 度不純物領域及び低濃度不純物領域を設けた薄膜トラン ジスタであって、

前記半導体薄膜は骸ゲート電極のパタン内に包含される 内側部とパタン外に位置する外側部とを有し、

前記チャネル領域は該内側部に形成され、

前記高温度不純物領域は該外側部に形成され、

前記低溫度不純物領域は眩チャネル領域と該高温度不純 物領域の間に位置し且つ少なくとも一部は該内側部に包 含される事を特徴とする意願トランジスタ。

前記低濃度不純物領域は、不純物温度が 10''~10''個/cm' である事を特徴とする簡求項1 記憶の意膜トランジスタ。

【簡求項3】 前記低温度不純物領域は、不純物温度が チャネル領域から高温度不純物領域に向う水平方向に沿 って勾配を有する事を特徴とする簡求項1記载の萪膜ト ランジスタ。

半導体環膜の深さ方向に沿って勾配を有する尊を特徴と する節求項1配歳の意膜トランジスタ。

【 育求項5】 前記高温度不純物領域はチャネル領域の 両側に位置し、前記低温度不純物領域は少なくとも一方 の高温度不純物領域とチャネル領域との間に設ける事を 特徴とする簡求項1配徴の環膜トランジスタ。

【節求項6】 絶縁基板上に所定のパタンのゲート電極 を形成する第1工程と、

酸ゲート電極の上にゲート絶録膜を形成する第2工程

酸ゲート絶録膜の上に半導体薄膜を形成する第3工程

該ゲート電極のパタンより内側に入るパタンで第1不純 物阻止膜を該半導体薄膜の上に形成する第4工程と、

該第1不純物阳止膜をマスクとして不純物を低温度で該 半導体薄膜にドーピングする第5工程と、

该第1不純物阻止膜のパタンを包含し且つそれよりも大 面積のパタンで第2不純物阻止膜を形成する第6工程

該第2不純物阻止膜をマスクとして不純物を高温度で該 半導体薄膜にドーピングする第7工程とを行なう意願ト ランジスタの製造方法。

【韵求項7】 前記第4工程は、該ゲート電極をマスク として透明な絶録基板の選面からオーバ露光を行ない、 該絶縁基板の表面に第1不純物阻止膜のパタンを設定す る裏面露光処理を含む請求項6記録の薄膜トランジスタ の製造方法。

【請求項8】 前記第6工程は、該ゲート電極をマスク として透明な絶縁基板の裏面から露光を行ない、該絶録 50

基板の表面に第2不純物阻止膜のパタンを設定する感面 露光処理を含む請求項7記载の窓膜トランジスタの慰査 方法。

2

前記第5工程は、不純物のイオンを簡界 【請求項9】 加速して該半導体薄膜中にドーピングする簡求項6配位 の尊順トランジスタの製造方法。

【請求項10】 前配第7工程は、不飽物のイオンを電 界加速して該半導体薄膜にドーピングする節求項6 配贷 の草膜トランジスタの製造方法。

【請求項11】 前記第7工程は、不適均を高温度で含 有するドープトシリコンを該半導体意識に重ねて成膜 し、レーザ光を照射して不純物のドーピングを行なう間 求項6記録の尊願トランジスタの母過方法。

【簡求項12】 前配第4工題は、除変形可能なフォト レジストを用いて第1不純物阻止原を形成し、前配第6 工程は酸フォトレジストをリフロー加燥して第1不飽物 阻止膜のパタンを拡大化し第2不適切阻止原に伝染する 請求項6記録の意以トランジスタの団造方法。

【韵求項13】 画素電極と、これをスイッチング風功 する意殿トランジスタと、該意識トランジスタを図出す る駆動回路に含まれる蕁膜トランジスタとが同一基板に **築積形成された衰示用蕁膜半草体鎖□であって、**

少なくとも駆励回路に含まれる意口トランジスタは、半 導体範膜と、所定のパタンを有するゲート回灯と、両君 の間に介在するゲート絶録膜とを口ねた顔回創造を有 し、該半導体育膜にチャネル領域、高温度不純物領域及 び低温度不純物領域を設けており、

前記半導体薄膜は該ゲート電配のパタン内に包含される 内側部とパタン外に位置する外側部とを有し、

前記チャネル領域は該内側部に形成され、

前記高温度不純物領域は該外側部に形成され、

前記低温度不純物領域は跛チャネル領域と眩高温度不飽 物領域の間に位置し且つ少なくとも一部は該内側部に包 含される事を特徴とする表示用蕁膜半導体強置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は寛願半導体装置に負 **積形成される薄膜トランジスタ及びその風造方法に関す** る。より詳しくは、薄膜トランジスタのオフ電流を抑制 40 し且つ十分なオン電流を確保する為の构造並びに疑法に 関する。

[0002]

【従来の技術】近年、電子機器の小型・草型化の為に大 面積集積回路の研究が盛んになっている。例えば、アク ティブマトリクス液晶テレビ、密意図ラインセンサ、サ ーマルプリンタヘッド等の衆子が開衆されている。これ らの案子開発には、多結晶シリコン等の半導体薄膜を括 性圏として用いる薄膜トランジスタが母適であると考え られている。多結晶シリコン薄膜中に穿子を作成する為 に種々の改善が試みられている。一般には、小粒径シリ

3

コンの集合体であると考えられている多結晶膜には、多数の未結合手が存在しており、この為に電気特性が単結晶シリコントランジスタと比較して劣っている。多結晶シリコン薄膜をMOSトランジスタの活性層に用いると、ドレイン接合の耐圧が低く、また接合漏れ電流(オフ電流)が大きいという欠点が指摘されている。ドレイン接合において、弱電界ではSi/SiO、界面でのリーク電流、2×10°V/cmを超える強電界ではトンネル電流が支配的である。

[0003]

【発明が解決しようとする課題】 幕膜トランジスタの高 耐圧化や漏れ電流の低減の為に、オフセットゲード斜造 が提案されている。蓉願トランジスタは多結晶シリコン からなる半導体薄膜と、所定のパタンを有するゲート図 極と、両者の間に介在するゲート絶縁膜とを重ねた積層 **網造を有する。オフセットゲート網造では半導体薄膜に** チャネル領域、高温度不純物領域及び低温度不純物領域 が形成されている。高温度不純物領域はチャネル領域の 両側に位置しソース領域及びドレイン領域として機能す る。低温度不純物領域はチャネル領域とドレイン領域と 20 の間及び/又はチャネル領域とソース領域との間に介在 し、所図LDD領域 (Lightly Doped D rain)と呼ばれている。しかしながら、このLDD 領域を設けると溺れ電流を顕著に抑制できるものの、逆 に駆励⑬流 (オン⑬流) が低下してしまう。従来のLD D領域はゲート電極の外側にあり、ゲート電位による変 調を受けない為にその分オン電流が低下する。特に、ソ ース領域側にこのLDD領域を設けるとオン電流が大幅 に下がってしまう。かかる従来の技術の解決すべき課題 は、例えば電子情報通信学会論文法 C-II Vol. J 73-C-II No. 4 pp. 277-283 199 0年4月「多結晶シリコンMOSFETにおけるドレイ ン接合の設計」に記憶されている。

[0004]

【課題を解決するための手段】上述した従来の技術の概 題を解決する為以下の手段を認じた。即ち、本発明にか かる蒋膜トランジスタは基本的に、半導体薄膜と、所定 のパタンを有するゲート電極と、両者の間に介在するゲ ート絶録膜とを有する。該半導体薄膜にチャネル領域、 高温度不純物領域及び低温度不純物領域が設けられてい る。この半導体薄膜は眩ゲート電極のパタン内に包含さ れる内側部とパタン外に位置する外側部とに分かれてい る。前紀チャネル部は該内側部に形成され、前記高温度 不純物領域は該外側部に形成されている。特徴事項とし て、前記低濃度不純物領域は該チャネル領域と該高温度 不純物領域の間に位置し且つ少なくとも一部は該内側部 に包含されている。好ましくは、前記低溫度不純物領域 は、不純物温度が10'°~10'°個/cm'である。又、 前配低濃度不純物領域は不純物濃度がチャネル領域から 高温度不純物領域に向う水平方向に沿って勾配を有する

ものであっても良い。あるいは、前記低温度不純物領域は不純物濃度が半導体薄膜の深さ方向に沿って勾配を存するものであっても良い。又好ましくは、前配高温度不純物領域はチャネル領域の両側に位置し、前記低温度不純物領域は少なくとも一方の高温度不純物領域とチャネル領域との間に設ける。

【0005】本発明の他の側面では、蒄膜トランジスタ は以下の工程により製造される。先ず絶録基版上に所定 のパタンのゲート電極を形成する第1工程を行なう。次 に眩ゲート電極の上にゲート絶録膜を形成する第2工程 を行なう。焼いて酸ゲート絶像膜の上に半導体幇膜を形 成する第3工程を行なう。さらに咳ゲート電灯のパタン より内側に入るパタンで第1不純物阻止膜を該半導体意 膜の上に形成する。この後眩頭1不純物阻止膜をマスク として不純物を低温度で該半導体粒膜にドーピングする 第5工程を行なう。さらに該第1不純物阻止膜のパタン を包含し且つそれよりも大面積のパタンで第2不純物阻 止膜を形成する第6工程を行なう。 昼發に、 該第2不뛏 物阻止膜をマスクとして不純物を高温度で酸半導体范膜 にドーピングする第7工程を行なう。好ましくは、前配 第4工程は酸ゲート電極をマスクとして證明な絶録基版 の夏面からオーパ鰯光を行ない、眩絶像慈嫉の表面に第 1 不純物阻止膜のパタンを設定する意面風光処理を含 む。又好ましくは、前配館6工程は咳ゲート電気をマス クとして透明な絶像膜の感面から回光を行ない、該絶偽 基板の表面に第2不純物阻止膜のパタンを設定する密面 國光処理を含む。又、前配第5工程は不純物のイオンを 電界加速して該半導体 静 関中にドーピングする。 同機 に、前記第7工程は不純物のイオンを電界加速して眩半 導体薄膜にドーピングする。あるいは、前配館7工程は 不純物を高温度で含有するドープトシリコンを該半導体 薄膜に重ねて成膜し、レーザ光を照射して不純物のドー ピングを行なっても良い。さらに好ましくは、前記第4 工程は熱変形可能なフォトレジストを用いて第1不飽物 阻止膜を形成し、前配第6工程は酸フォトレジストをリ フロー加熱して第1不純物阻止膜のパタンを拡大化し第 2 不純物阻止膜に転換する方法であっても良い。

【0006】本発明は表示用薄膜半導体装置を包含している。この表示用薄膜半導体装置は国際電접と、これをスイッチング駆動する整膜トランジスタと、眩窩原トランジスタを駆動する駆動回路に含まれる萪膜トランジスタとが同一基板に集積形成されている。少なくとも図的回路に含まれる萪膜トランジスタは半導体蕁膜と、所定のパタンを有するゲート電접と、両者の間に介在するゲート絶縁膜とを重ねた積層構造を有し、眩半導体蕁膜にチャネル領域、高温度不純物領域及び低温度不純物領域を設けている。前配半導体薄膜は咳ゲート電気のパタン内に包含される内側部とパタン外に位置する外側部とに分かれている。前配チャネル部は眩内側部に形成され、

前記高濃度不純物領域は該外側部に形成される。特徴事

....

項として、前記低溫度不純物領域は該チャネル領域と該 高濃度不純物領域の間に位置し、且つ少なくとも一部は 該内側部に包含される。

【0007】多結晶シリコン等の半導体薄膜を活性層とする薄膜トランジスタではオフ電流(リーク電流)の抑制が重要であり、LDD構造が採用されている。しかしながら、チャネル領域と高濃度不純物領域との間に低温度不純物領域(LDD領域)を介在させたLDD構造を採用するとオン電流(駆動電流)が低下する。この点に鑑み、本発明はオン電流を低下させずオフ電流を抑制す 10る新規なLDD構造を実現している。従来のLDD精造ではLDD領域がゲートパタンよりも外側部にあり、ゲート電位による変調を受けない為その分駆動電流が下がる。特に、ソース領域側にこのLDD領域があると大きく下がってしまう。そこで、本発明ではこのLDD領域をゲートパタンの内側部に配置し、ゲート電位で変調させる機にしてオン電流を下げない様にする。

[8000]

【発明の実施の形態】以下、図1を参照して最良な発明の実施形態を説明する。(A)は本発明にかかる穏膜ト 20 ランジスタの基本的な断面樽造を衰わしており、ポトムゲート型である。図示する様に、蒋膜トランジスタは多結晶シリコン等からなる半導体惑膜1と、所定のパタンを有するゲート電極2と、両者の間に介在するゲート絶録膜3とを重ねた積層鳩造を有する。本例では半導体部膜1の下側にゲート電極2が配置しておりボトムゲート型となっている。半導体幕膜1にはチャネル領域(1 (イントリンシック)領域)4と、高濃度不純物領域(N)もとが設けられている。高温度不純物領域5はチャネル領域30

が設けられている。高温度不純物領域5はチャネル領域4の両側に位置し、夫々ソース領域5及びドレイン領域Dとして機能する。一方、低温度不純物領域6はLDD領域となり、少なくとも一方の高濃度不純物領域5とチャネル領域4との間に介在する。本例では、LDD領域6はチャネル領域4とドレイン領域Dとの間及びチャネル領域4とソース領域5との間に設けられている。【0009】半導体薄膜1はアイランド状にパタニングネれており、ゲートの短20パタン内に包含される内側

【0009】半導体薄膜1はアイランド状にパタニングされており、ゲート電極2のパタン内に包含される内側部INとパタン外に位置する外側部OUTとに分かれている。チャネル領域4は内側部INに形成される一方、40高濃度不純物領域5は外側部OUTに形成されている。特徴事項として、低温度不純物領域6はチャネル領域4と高温度不純物領域5の間に位置し且つ少なくとも一部は内側部INに包含されている。なお、図示の例では低濃度不純物領域6は全て内側部INに包含されている。好ましくは、低濃度不純物領域6はその不純物濃度が10'°~10''個/cm'に設定されている。又、低温度不純物領域6はその不純物濃度がチャネル領域4から高温度不純物領域5に向う水平方向に沿って勾配を有するものであっても良い。LDD領域にドレイン方向又はソー50

ス方向に向って設度分布を付けるなで、LDD領域の個を実効的に狭くできより多くのオン電流を確保できる。あるいは、LDD領域の不純物設度が半導体符膜1の限さ方向に沿って勾配を有する概にしても同様の効果が得られる。なお、上述した構造を有する符膜トランジスタは絶縁基板7の上に形成されると狭に、パシベーション膜8により被覆されている。このパシベーション膜8にはソース領域S及びドレイン領域Dに違温するコンタクトホールが開口している。パシベーション膜8の上には配線9がパタニング形成されており、コンタクトホールを介してソース領域S及びドレイン領域Dに運気検験している。

6

【0010】ところで、ドレイン団匠を測定する場合、 ソース領域S及びゲート電灯2を技地電位に近い状態に 保持すると共に、ドレイン領域Dに正C位(Nチャネル トランジスタの場合)を印加する。この時、チャネル領 域4とドレイン領域Dの投合部では強い空和口(アキュ ミレーション層)が形成される。この為、擔合部には強 い横方向電界が発生し、ブレイクダウンの原因となる。 この横方向電界を弱める為にLDD ᡚ266が介在してい る。従来、このLDD領域6をゲート口間2のパタンの・ 内側部INに設けても、ゲート回位によって空回を受け る為意味をなさないと考えられていた。しかしながら、 詳しく計算するとLDD領域6の不純物温度を適切な链 囲に設定すると、ゲート電位で変向されてもLDD線能 を有する事が判明した。この現念を舵極的に利用してゲ ート電位で変闘させる数にしてオン国流を下げない数に すると共に、オフ電流を抑制している。

【0011】(B)はトップゲート型の意覧トランジスタを設わしており、本発明はボトムゲート型とトップゲート型とを問わず適用可能である。なお、(A)に示したボトムゲート型の容膜トランジスタと対応する部分には対応する参照番号を付して理解を容易にしている。留示する様に、トップゲート型では半導体意度1の上にゲート絶録度3を介してゲート銀短2がパタニング形成されている。チャネル領域4はゲート銀短2のパタンの内側部INに形成され、高温度不純物領域5は外側部OUTに形成されている。低温度不純物領域6は少なくとも一部ゲート電極2のパタンの内側部INに包含されている。

【0012】図2は蓉腹トランジスタのオン電流及びオフ電流とLDD領域における不純物温度との関係を示すグラフである。縦軸にオン電流及びオフ電流をとり、鏡軸に不純物温度をとってある。カープAONは図1の(A)に示した薄膜トランジスタのオン電流を設わし、カーブZONは従来の薄膜トランジスタのオフ電流を示し、カーブZOFFは従来の薄膜トランジスタのオフ電流を設わしている。グラフから明らかな様に、LDD領域(N領域)の不純物温度

を10''個/cm'~10''個/cm'の間に設定する事で、本発明にかかる薄膜トランジスタはオン電流が殆ど変わらずにオフ電流が下げられる。一方、従来の薄膜トランジスタではLDD領域を設ける事によりオン電流が低下している。なお、高濃度不純物領域(N++領域)の不純物濃度は10'°~10''個/cm'程度に制御されている。

[0013]

【実施例】図4を参照して本発明にがかる薄膜トランジスタの図造方法の好適な実施例を詳細に説明する。先ず 10 工程 (A) で、ガラス等からなる絶録基板51の上に所定のパタンを有するゲート電板52を形成する。 例えば、Ta/Mo等からなる金属膜をスパッタリングで成膜した後、フォトリソグラフィ及びエッチングにより金属膜をパタニングしてゲート電板52に加工する。この段階で1枚目のフォトマスクを使用する。

【0014】工程(B)に進み、ゲート電極52の上にゲート絶録度53を形成する。例えば、CVDによりSiO、を成膜してゲート絶録膜53とする。あるいは、SiO、に代えてP-SiNを用いても良い。さらには、P-SiNとSiO、の積層膜をゲート絶録膜としても良い。焼いて、非晶質シリコンからなる半導体蕁膜54をCVD法により成膜する。この半導体蕁膜54にレーザ光を照射して一旦溶融化した後冷却過程で非晶質シリコンを多結晶シリコンに振換する。さらに、フォトリソグラフィ及びエッチングにより半導体蕁膜54をアイランド状にパタニングして蕁膜トランジスタの寝子領域(活性層)とする。この段階で第2のフォトマスクを使用する。

【0015】工湿 (C) に進み、SiO, をCVDによ 30 り50nmの厚みで成膜し保護膜55を形成する。焼い. て、ゲート電極52のパタンより内側に入るパタンで錦 1不純物阻止膜56を半導体薄膜54の上に保護膜55 を介して形成する。具体的には、ゲート電極52をマス クとして透明な絶録基板51の裏面からオーバ露光を行 ない、絶縁基板51の衰面に第1不純物阻止膜56のパ タンを設定している。さらに具体的には、フォトレジス トを塗布した後裏面からのオーバ露光を行なう窓でセル フアライメントによりフォトレジストを第1不純物阻止 膜56に加工している。これにより、極めて얚度良く第 1不純物阻止膜56をパタニングできるばかりでなく、 ゲート電極 5.2 をマスクとしたセルフアライメント方式 なので何等フォトマスクを必要としない。ゲート電極5 2に対する第1不純物阻止膜56のアライメント精度は 極めて高くなる。引き腕いて、第1不純物阻止膜56を マスクとして不純物を低温度で半導体薄膜54にドーピ ングしN領域を形成する。例えば燐等の不純物のイオン を電界加速して半導体薄膜54中にドーピングする。こ の後使用済みになった第1不純物阻止膜56を剥離す

【0016】工程 (D) に進み、第1不純物阻止腺56 のパタンを包含し且つそれよりも大面積のパタンで第2 不純物阻止膜57を形成する。具体的には、ゲート図灯 52をマスクとして透明な絶録基板51の裏面から図光 を行ない、絶縁基版51の表面に第2不純物阻止腕57 のパタンを設定する庭面風光処理を行なう。さらに息悠 的には、保護膜55の表面にフォトレジストを鑑布した 後裏面露光を行なってセルフアライメントによりフォト レジストを第2不純物阻止瞭57に加工している。この ・ 時、解光量を調整する事で、第1不純物阻止原56より 大面積の第2不純物阻止隠57を形成でむる。例えば、 オーバ風光ではなくジャスト風光を行なえば良い。さら に、第2不純物阻止膜57をマスクとして不純物を高辺 度で半導体育膜5.4にドーピングし、N++領域を殴け る。具体的には、娯等の不慎物のイオンを⑬界加速して 保瞭膜55を介し半期体育以54にドーピングする。こ の後不要になった第2不純物阻止以57を別団する。以 上により、ボトムゲート型意願トランジスタのソース領 域S及びドレイン領域D(N++領域)とLDD領域

(N領域)が形成される。図から明らかな態に、LDD 領域はチャネル領域とソース領域Sとの問及びチャネル 領域とドレイン領域Dとの問に設けられ、且つゲート① 短52のパタンの内側部に包含される。

【0017】工程(E)に適み、ポトムゲート型の意識トランジスタを層間絶像膜58では回する。例えば、SiO、をCVDにより成態して層間絶像膜58とする。
成いてCVDによりP-SiNを成原しキャップは59とする。この状態で例えば350で趣度のアニールを行ない、層間絶像膜58に含有されていた水深を半導体意識54に拡散する。この水深化処理により意識トランジスタの特性が改善できる。なお、キャップ膜59は段密な組成を有しており水深の外方拡散を抑制している。この後フォトリソグラフィ及びエッチングによりソース領域S及びドレイン領域Dに違盈するコンタクトホールを開口する。この段階で3枚目のフォトマスクを使用する。

【0018】この後電極形成工程等を行なって彩膜半辺 体装置が完成する。完成状態を図5に示す。前工程でコンタクトホールを関口した後金属をスパッタリングで成40 膜する。本例ではアルミニウムとモリブデンを2層に口 ねて成膜している。フォトリソグラフィ及びエッチング によりこの金属膜をパタニングして配線図60に加工する。この段階で4枚目のフォトマスクを使用する。 窓いて感光性のアクリル樹脂等を塾布して平坦化膜61を設け、薄膜トランジスタや配線電極60の凹凸を埋める。さらにフォトリソグラフィにより平坦化膜61を起 択的にエッチングレコンタクトホールを関口する。この段階で5枚目のフォトマスクを使用する。最後に、平坦化膜61の上に1TO等の透明認電膜をスパッタリング により成膜し、フォトリソグラフィ及びエッチングで所

1.16

定の形状にバタニングして画案電極62に加工する。この段階で6枚目のフォトマスクを使用する。以上により、表示用薄膜半導体装置には画案電極62とこれを駆動する薄膜トランジスタが集積形成される。さらに、図示しないが周辺の駆動回路を構成する薄膜トランジスタも同一の絶録基板51上に集積形成される。以上の機に、本発明にかかる製造方法では6枚のフォトマスクのみを用いて表示用薄膜半導体装置を作成できる。平坦に腹61を省略する場合には5枚のフォトマスクのみを使用すれば良い。

【0019】図3は、図4の工程(C)及び(D)に示 した裏面露光処理における露光量とオフセット幅との関 係を示している。このオフセット幅はゲート電極52の パタンよりも内側に入り込む不純物阻止膜56,57の 幅を表わしている。なお、このグラフは極光エネルギー を15m/cm に設定し不純物阻止膜の材料としてポジ 型のフォトレジストOFPR-800を用いた場合であ る。絶像基板としてはガラス(コーニング7059)を 用いている。又、ゲート絶像膜はSIN. (50m)と S1O1 (200mm) の積層構造を用い、半導体容膜は 20 30mmの多結晶シリコンを用いている。 グラフから明ら かな機に、露光時間を20sに設定した時、露光畳が3 00mJ/cm となり、ジャスト磁光の条件が得られオフ セット幅は零である。これに対し、例えば露光時間を5 0s程度に設定すると函光量が800mJ/cm' 湿腔とな りオーバ超光の条件が得られオフセット幅は1 mppr になる。この様に、國光時間を制御する邸でオフセット 幅が正確に設定でき、ばらつきの少ないLDD領域幅が **奥現できる。なお、ゲート匈匃をマスクとしたセルフア** ライメントによる裏面露光を採用しないで、フォトマス 30 クを用いた表面側からの函光によりフォトレジストを不 純物阻止膜に加工する際はできる。しかしながらこれで は必ずアライメント誤差が生じる為ソース領域側とドレ イン領域側でLDD領域の幅が異なってしまう。あるい は、個々の薄膜トランジスタ間でLDD領域の幅がばら ついてしまう。

【0020】図6は、図5に示した表示用薄膜半導体装置を駆動基板として用いたアクティブマトリクス型衰示パネルの一例を示す模式的な斜視図である。図示する微に、本表示パネルは駆動基板101と対向基板102と両者の間に保持された液晶103とを備えたフラット線道を有する。駆動基板101には画面部104と周辺部とが集積形成されている。周辺部は垂直駆動回路105と水平駆動回路106とを含んでいる。これらの駆勁回路は本発明に従ったLDD構造を備えた薄膜トランジスタにより構成されている。駆動基板101の周辺部上端には外部接続用の端子部107が形成されている。端子部107は配線108を介して垂直駆動回路105及び水平駆動回路106に接腕している。画面部104は行列状に交差したゲート配線109及び信号配線110を

含んでいる。各交差部には画案電極111とこれをスイ ッチング駆動する薄膜トランジスタ112が形成されて いる。ゲート配線109は垂直駆動回路105に接線 し、信号配線110は水平駆動回路106に接続してい る。薄膜トランジスタ112のドレイン領域は対応する 画素電極111に接腕し、ソース領域は対応する信号配 線110に接収し、ゲート電極は対応するゲート配億1 09に連続している。かかる构成において、少なくとも 駆動回路105、106に含まれる意思トランジスタは そのLDD領域がゲート電灯パタンの内側部に包含され ている。一段に、画案電極を図りするスイッチング用の 蒋瞙トランジスタは画素図数に母き込まれた信号鼠跡を 1フィールド期間に殴って保持する為オフ国流 (リーク 電流)を厳しく抑制する事が風蔑である。これに対し、 駆動回路を构成する意思トランジスタはオフ電流を抑制 する点に加え、大きなオン国流を配保して駆励能力を改 善する事が重要である。特に、高速図的回路ではオン電 流の絶対値を大きくするばかりでなく個々の意覧トラン ジスタ間でオン電流のばらつきを±20%以下に制御す る事が必須である。この点、本党明によればLDD領域 をゲート電極パタンの内側に内包する草で十分なオンロー 流を確保している。さらに、前述した意面からのオーバ 圏光処理を行なって倒々の意识トランジスタのLDD領 域幅を确度良く制御しておりオン電流のばらつきが少な

【0021】図7は第1不純物阻止順及び第2不純物阻 止膜の形成方法の他の奥施例を示す模式的な断面圏であ る。なお、図4と対応する部分には対応する参照登号を 付して理解を容易にしている。工湿(A) は図4の工泡 (C) と同様であり、ゲート国額52をマスクとした意 面からのオーバ國光により第1不純物阻止順56を形成 している。ただ、不純物阻止膜56の材料として熱変形 可能なフォトレジストを用いる点で異なっている。この 後工程 (B) に進み、熱変形可能なフォトレジストをリ フロー加熱して第1不純物阻止與56のパタンを拡大化 し第2不純物阻止膜57に伝染している。リブロー加口 は例えば140℃~180℃の温度にて行なわれる。こ の様に、本実施例では裏面からの超光処理により鎖2不 純物阻止膜を形成する代わりに、リフロー加熱で第1不 純物阻止膜56を第2不純物阻止膜57に転換しており 製造工程が簡略化できる。又、このリフロー加熱は加急 温度や加熱時間を制御する事で、拡大幅を崩密に制御で き、従ってLDD領域幅をばらつきなく作り込む事が可 能である。

【0022】図8はソース領域S及びドレイン領域Dの形成方法の他の例を示す模式的な断面図である。 本例は、図4の工程(D)に示したイオンドーピングに代えて熟拡散法により不純物を高温度で半導体薄膜に導入している。 なお、図4の工程(D)と対応する部分には対応する参照番号を付して理解を容易にしている。 本例で

は、不純物を高濃度で含有するドープトシリコン70を 半導体薄膜54に重ねて成膜し、レーザ光を照射して不 純物のドーピングを行なっている。この関係で、第2不 純物阻止膜57はフォトレジストに代え耐熱性を有する SiO。を用いている。この第2不純物阻止膜57は、 ドープトシリコン70をエッチングして配線電極に加工 する際のエッチングストッパとしても機能する。本例で はレーザドーピングを用いて不純物を半導体薄膜54に 拡散すると共に同時に活性化している。

[0023]

【発明の効果】以上説明した様に、本発明によれば、薄膜トランジスタのLDD領域は少なくとも一部ゲード電極パタンの内側部に包含されており、オフ電流を抑制すると共に十分なオン電流の確保を可能にしている。又、ゲート電極をマスクとしたセルフアライメントによる裏面露光技術を採用してLDD領域の幅を精密に制御している為、オン電流のばらつきが顕著に抑制できる。

【図面の簡単な説明】

【図1】本発明にかかる薄膜トランジスタの最良な実施 形態を示す断面図である。

【図2】 蒋膜トランジスタにおけるLDD領域の不純物 濃度とオン電流及びオフ電流との関係を示すグラフであ る.

【図3】ゲート電極をマスクとした裏面露光における露 光量とオフセット幅との関係を示すグラフである。

【図4】本発明にかかる薄膜トランジスタ製造方法の一 実施例を示す工程図である。

【図5】図4に示した工程に従って製造された表示用等 膜半導体装置の完成状態を示す断面図である。

【図6】図5に示した表示用薄膜半導体装置を駆動基板 として組み立てたアクティブマトリクス型表示パネルの 一例を示す斜視図である。


【図7】本発明にかかる薄膜トランジスタ製造方法の他の実施例を示す工程図である。

【図8】本発明にかかる薄膜トランジスタ製造方法の別の実施例を示す断面図である。


【符号の説明】


- 1 半導体薄膜
- 2 ゲート電極
- 3 ゲート絶縁膜
- 4 チャネル領域
- 20 5 高濃度不純物領域
 - 6 低濃度不純物領域
 - 7 絶縁基板


【図1】




CUT DN CUT











(51) 国際特許分類6 G09G 3/30, H05B 33/08, 33/26, H01L 33/00

(11) 国際公開番号 A1 WO98/36407

(43) 国際公開日

1998年8月20日(20.08.98)

(21) 国際出願番号

PCT/JP98/00656

JР

JP

JP

(22) 国際出願日

1998年2月17日(17.02.98)

(30) 優先権データ 特願平9/32474

1997年2月17日(17.02.97)

特顏平9/236351

1997年9月1日(01.09.97) 1997年9月1日(01.09.97)

特顏平9/236353 1997年9月1日(01.09.97)

(71) 出願人(米国を除くすべての指定国について) セイコーエブソン株式会社

(SEIKO EPSON CORPORATION)[JP/JP]

〒163-0811 東京都新宿区西新宿二丁目4番1号 Tokyo, (JP)

(72) 発明者;および

(75) 発明者/出顧人 (米国についてのみ)

小泽徳郎(OZAWA, Tokuroh)[JP/JP]

木村 睦(KIMURA, Mutsumi)[JP/JP]

〒392-8502 長野県諏訪市大和三丁目3番5号

セイコーエブソン株式会社内 Nagano, (JP)

(74) 代理人

弁理士 鈴木喜三郎,外(SUZUKI, Kisaburo et al.)

〒163-0811 東京都新宿区西新宿二丁目4番1号


セイコーエブソン株式会社内 Tokyo, (JP)

(54)Title: DISPLAY DEVICE

(54)発明の名称 表示装置

(57) Abstract

A driving system taking consideration the conductivity of a TFT which controls the light emitting operations of a current-driven light emitting element. When an N-channel type TFT is used as the second TFT (30) which switches supply of a driving current to a light emitting element (40), a high gate voltage (Vgcur) is obtained by lowering the potential at a common feeder line (com) against the potential at the counter electrode (op) of the element (40). A p-channel TFT is used as a first TFT (20) and the polarity of the low potential of a scanning signal (Sgate), and the potential at the common feeder line (com) is made equal to that of the potential at a potential holding electrode (st) at turning-on time. The driving voltage of the light emitting element is dropped and the display quality of the element is improved by shifting the potential of picture signals (data) for turning on in the direction in which the turning-on resistances of the TFTs (20 and 30) become smaller within the range of the driving voltage of the display device (1).



DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE). 添付公開會題

国際調查報告書

(81) 指定国 ' CN, JP, KR, US, 欧州特許 (AT, BE, CH, DE,

(5.7) 要約

電流駆動型の発光素子を用いた表示装置において、発光素子の発光動作を制御するTFTの導電型を考慮した駆動方式を採用して、駆動電圧の低電圧化と表示品位の向上とを併せて図ることを目的に、発光素子(40)への駆動電流の給断を行う第2のTFT(30)がNチャネル型である場合には、発光素子(40)の対向電極(op)の電位に対して共通給電線(com)の電位を低くし、高いゲート電圧(Vgcur)が得られるようにする。この場合に、第2のTFT(30)のゲートに接続する第1のTFT(20)をPチャネル型とし、点灯時の電位保持電極(st)の電位に対して、走査信号(Sgate)の低電位と共通給電線(com)の電位とを同じ極性にする。従って、表示装置(1)の駆動電圧レンジの範囲内で、点灯のための画像信号(data)の電位を、第1のTFT(20)および第2のTFT(30)のオン時の抵抗が小さくなる方向にシフトさせて駆動電圧の低電圧化と表示品位の向上とを図ることができる。

1 1 1 1/4 W

بإيان

明細書

表 示 装 置

技術分野

本発明は、有機半導体膜等の発光薄膜に駆動電流が流れることによって発光するEL (エレクトロルミネッセンス) 案子またはLED (発光 ダイオード) 素子などの発光素子と、この発光素子の発光動作を制御する薄膜トランジスタ (以下、TFTという。) とを用いたアクティブマトリクス型の表示装置に関するものである。さらに詳しくは、このタイプの表示装置に構成された各素子の駆動技術に関するものである。

背景技術

E L 素子または L E D 素子などの電流制御型発光素子を用いたアクティブマトリクス型の表示装置が提案されている。このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、液晶表示装置と違ってバックライトを必要とせず、また視野角依存性が少ないなどの利点がある。

図31は、このような表示装置の一例として、電荷注入型の有機薄膜 EL素子を用いたアクティブマトリクス型表示装置のブロック図である 。この図に示す表示装置1Aでは、透明基板上に、複数の走査線gat eと、これらの走査線gateの延設方向に対して交差する方向に延設 された複数のデータ線sigと、これらのデータ線sigに並列する複 数の共通給電線comと、データ線sigと走査線gateとの交差点 に対応する画素7とが構成されている。

画素7の各々には、走査線gateを介して走査信号がゲート電極(第1のゲート電極)に供給される第1のTFT20と、この第1のTF T20を介してデータ線sigから供給される画像信号を保持する保持容量capと、この保持容量capによって保持された画像信号がゲート電極(第2のゲート電極)に供給される第2のTFT30と、第2のTFT30を介して共通給電線comに電気的に接続したときに共通給電線comから駆動電流が流れ込む発光素子40(抵抗として表してある。)とが構成されている。

このように構成された表示装置1Aにおいて、第1のTFT20およ び第2のTFT30は、従来、Nチャネル型を例にとると、製造プロセ スを簡略化するという観点から、図32にその等価回路を示すように、 いずれもNチャネル型あるいはPチャネル型のTFTとして構成されて いる。従って、Nチャネル型を例にとると、図33(A)、(B)に示 すように、走査線gateから供給される走査信号Sgateが高電位にな って第1のTFT20がオン状態になったときにデータ線sigから保 持容量capに高電位の画像信号dataが書き込まれると、第2のT FT30がオン状態に保持される。その結果、発光素子40では、画素 電極41から対向電極opに向けて矢印Eで示す方向の駆動電流が流れ 続け、発光素子40が発光し続ける(点灯状態)。これに対して、走査 線gateから供給される走査信号Sgateが高電位になって第1のTF T20がオン状態になったときに、データ線sigから保持容量cap に共通給電線comの電位と対向電極opの電位の間のある電位よりも 低い電位の画像信号dataが書き込まれると、第2のTFT30がタ ーンオフし、発光案子40が消灯する (消灯状態)。

このような表示装置1Aにおいて、各案子を構成する半導体膜、絶縁 膜、電極などは基板上に堆積した薄膜から構成され、かつ、この薄膜は 基板の耐熱性などを考慮して低温プロセスで形成されることが多い。従 って、薄膜とバルクとの物性の差異などに起因して欠陥が多いなど膜品

質が劣る

ため、TFTなどでは絶縁破壊や経時劣化などの問題が表面化しやすい。 液晶を光変調案子として用いた液晶表示装置でも薄膜を用いるという 点で共通するが、この場合には光変調案子を交流駆動するので、液晶だけでなく、TFTの経時劣化も抑えることができる。これに対して、電流制御型発光素子を用いた表示装置1Aでは直流駆動せざるを得ないという点では、液晶表示装置よりもTFTに経時劣化が起きやすい。このような問題点を解消するため、電流制御型発光素子を用いた表示装置1AでもTFTの構造やプロセス技術に改良が加えられているものの、未だ、十分に改良されたとはいえない。

また、液晶を光変調素子として用いた場合には、この光変調素子を電圧により制御するので、個々の素子には電流が瞬間的に流れるだけであるので、消費電力が小さい。これに対して、電流制御型発光素子を用いた表示装置1Aでは、発光素子を点灯させ続けるには駆動電流を定常的に流す必要があるので、消費電力が高くなり、絶縁破壊や経時劣化が起きやすい。

さらに、液晶表示装置では1画素当たり1つのTFTで液晶を交流駆動することができるが、電流制御型発光素子を用いた表示装置1Aでは、1画素当たり2つのTFT20、30で発光素子40を直流駆動するので、駆動電圧が高くなり、前記の絶縁破壊や消費電力が大きいという問題が顕著である。たとえば、図33(A)に示すように、画素を選択する際の第1のTFT20のゲート電圧Vgswは、走査信号Sgateの高電位に相当する電位と電位保持電極stの電位(保持容量capの電位、または第2のTFT30のゲート電極の電位)との電位差に相当するため、発光素子40を高い輝度で点灯させようと電位保持電極stの電位、発光素子40を高い輝度で点灯させようと電位保持電極stの電位を高めて第2のTFT30のゲート電圧Vgcurを高めたときには、

4

その分、第1のTFT20のゲート電圧Vgswが低くなってしまうので、走査信号Sgateの振幅を大きくする必要が生じ、表示装置1Aの駆動電圧が高くなってしまう。また、前記の表示装置1Aでは、発光素子40を消灯させる際に画像信号はataの電位を共通給電線comの電位と対向電極opの電位の間のある電位よりも低くして第2のTFT30をターンオフさせるため、画像信号dataの振幅が大きいという問題点もある。従って、この種の表示装置1Aでは、液晶表示装置と比較して、消費電力やTFTの耐電圧などに格段の配慮が必要であるが、従来の表示装置1Aではかかる配慮が十分になされていない。

そこで、本発明の課題は、電流駆動型の発光素子の発光動作を制御するTFTの導電型を考慮した駆動方式を採用して、駆動電圧の低電圧化による消費電力、絶縁破壊、経時劣化の低減と表示品位の向上とを併せて図ることができる表示装置を提供することにある。

発明の開示

上記課題を解決するため、請求項1に係る発明では、基板上に、複数の走査線と、該走査線に交差する複数のデータ線と、複数の共通給電線と、前記データ線と前記走査線とによりマトリクス状に形成された画素とを有し、該画素の各々には、前記走査線を介して走査信号が第1のゲート電極に供給される第1のTFTと、該第1のTFTを介して前記データ線から供給される画像信号を保持する保持容量と、該保持容量によって保持された前記画像信号が第2のゲート電極に供給される第2のTFTと、前記画素毎に形成された画素電極が前記第2のTFTを介して前記共通給電線に電気的に接続したときに前記画素電極と発光薄膜を介して対向する対向電極との間に流れる駆動電流によって前記発光薄膜が発光する表示装置において、前記第2のTFTがNチャネル型の場合に

は、前記共通給電線は前記対向電極よりも低電位に設定されていることを特徴とする。

本発明に係る表示装置では、第2のTFTのオン時のゲート電圧は、 共通給電線の電位および画素電極の電位のうちの一方の電位と、ゲート 電極の電位(画像信号の電位)との差に相当するので、第2のTFTの 導電型に応じて、共通給電線の電位と発光素子の対向電極の電位との相 対的な高低を最適化し、第2のTFTのゲート電圧は、共通給電線の電 位と電位保持電極の電位との差に相当するように構成してある。たとえ ば、第2のTFTがNチャネル型であれば、発光素子の対向電極の電位 に対して共通給電線の電位を低くしてある。この共通給電線の電位につ いては、画素電極の電位と相違して、十分に低い値に設定することがで きるため、第2のTFTで大きなオン電流が得られ、高い輝度で表示を 行うことができる。また、画素を点灯状態とする際に、第2のTFTに おいて高いゲート電圧が得られるのであれば、画像信号の電位を下げる ことができるので、画像信号の振幅を小さくし、表示装置における駆動 電圧を下げることができる。それ故、消費電力を低減できるともに、薄 膜で構成された各案子で懸念されていた耐電圧の問題が顕在化しないと いう利点がある。

本発明において、上記第2のTFTがNチャネル型の場合には点灯状態とすべき画素に対して前記データ線から供給される画像信号の電位は、前記対向電極の電位と比較して低電位、あるいは等電位であることが好ましい。このように構成した場合も、第2のTFTをオン状態に保ったまま、画像信号の振幅を小さくすることができ、表示装置における駆動電圧を下げることができる。

本発明において、第2のTFTがNチャネル型の場合には、消灯状態とすべき画素に対して前記データ線から供給される画像信号の電位は、

前記共通給電線の電位と比較して高電位、あるいは等電位であることが 好ましい(請求項 5)。すなわち、画案を消灯状態にするときには、第 2のTFTを完全にターンオフさせるほどのゲート電圧(画像信号)を 印加しない。発光素子の非線型電気特性とあいまって、消灯状態は実現 できる。それ故、画像信号の振幅を小さくすることができ、表示装置に おける駆動電圧を下げ、また画像信号の高周波化を図ることができる。

本発明において、上記の各構成とは逆に、前記第2のTFTがPチャネル型の場合には、各電位の相対的な関係を逆転させる。すなわち、前記第2のTFTがPチャネル型の場合には、前記共通給電線は前記対向電極よりも高電位に設定されていることを特徴とする(請求項2)。この場合には、点灯状態とすべき画素に対して前記データ線から供給される画像信号の電位は、前記対向電極の電位と比較して高電位、あるいは等電位であることが好ましい(請求項4)。また、消灯状態とすべき画素に対して前記データ線から供給される画像信号の電位は、前記共通給電線の電位と比較して低電位、あるいは等電位であることが好ましい(請求項6)。

本発明において、前記第1のTFTと前記第2のTFTとは、逆導電型のTFTで構成されていることが好ましい(請求項7)。すなわち、第1のTFTがNチャネル型であれば、第2のTFTはPチャネル型であり、第1のTFTがPチャネル型であれば、第2のTFTはNチャネル型であることが好ましい。詳しくは請求項8に関連して後述するが、このように構成すると、表示装置の駆動電圧レンジの範囲内で、点灯のための画像信号の電位を、第1のTFTのオン時の抵抗が小さくなる方向に変更するだけで、表示動作の高速化を図ることができる。また、この時には画素を点灯させるための画像信号の電位が第2のTFTのオン時の抵抗が小さくなる方向に変更したことになるので、輝度の向上を図

ることができる。よって、駆動電圧の低電圧化と表示品位の向上とを併 せて**違成することができる。**

本発明の別の形態(請求項 8)では、基板上に、複数の走査線と、該走査線に交差する複数のデータ線と、複数の共通給電線と、前記データ線と前記走査線とによりマトリクス状に形成された画素とを有し、該画案の各々には、前記走査線を介して走査信号が第1のゲート電極に供給される第1のTFTと、該第1のTFTを介して前記データ線から供給される面像信号を保持する保持容量と、該保持容量によって保持された前記画像信号が第2のゲート電極に供給される第2のTFTと、前記画素電極が前記第2のTFTを介して前記共通給電線に電気的に接続したときに前記画素電極と前記対向電極との間に流れる駆動電流によって発光する発光薄膜を具備する発光素子とを備える表示装置において、前記第1のTFTと前記第2のTFTとは、逆導電型のTFTで構成されていることを特徴とする。

本発明では、例えば第1のTFTがN型であれば、第2のTFTがP型であるように、第1のTFTと第2のTFTとが逆導電型であるため、第1のTFTの書き込み能力を上げるためには、走査信号の選択パルス高を高くし、第2のTFTのオン抵抗を下げて発光輝度を上げるためには、画像信号の電位を低くすることになる。このような走査信号および画像信号の最適化は、第1のTFTのゲート電圧に対して、画案の選択期間中、発光素子を点灯させるレベルの画像信号が保持容量に書き込まれていくにつれて、当該TFTのオン電流が増大する方にシフトさせるのに効く。それ故、データ線から第1のTFTを介して保持容量に画像信号がスムーズに書き込まれる。ここで、画案を選択する際の第1のTFTのゲート電圧は、走査信号の高電位に相当する電位と点灯時の電

位保持電極の電位(点灯のための画像信号の電位、保持容量の電位、または第2のTFTのゲート電極の電位)との差に相当し、第2のTFTのゲート電極の電位と共通給電線の電位との差に相当し、点灯時の電位保持電極の電位を基準にしたときには、走査信号の高電位に相当する電位と共通給電線の電位は同じ極性である。従って、点灯時の電位保持電極の電位(点灯のための画像信号の電位)を変更すれば、その分、第1のTFTのゲート電圧および第2のTFTのゲート電圧の双方が同じ方向に同じ分だけシフトする。それ故、表示装置の駆動電圧レンジの範囲内で、点灯のための画像信号の電位を、第1のTFTのオン時の抵抗が小さくなる方向にシフトさせれば、表示動作の高速化を図ることができる。また、この時には点灯のための画像信号の電位が第2のTFTのオン時の抵抗が小さくなる方向にシフトさせれば、表示動作の高速化を図ることができる。よって、駆動電圧の低電圧化と表示品位の向上とを併せて遠成することができる。

本発明において、消灯状態にある画素における前記第2のTFTに印加されるゲート電圧は、該第2のTFTがオン状態となるときの極性と同じで、かつ、該第2のTFTのしきい値電圧を越えない値であることが好ましい(請求項9)。すなわち、画素を消灯状態にするときには、第2のTFTを完全にターンオフさせるほどのゲート電圧(画像信号)を印加しない。それ故、画像信号の振幅を小さくすることができ、画像信号の高周波化を実現できる。

このように構成した場合において、前記第1のTFTがNチャネル型、前記第2のTFTがPチャネル型であれば、前記第1のTFTをオン状態にするときの走査信号の電位と前記共通給電線の電位とが等しく、かつ、消灯状態にある画素の前記第2のTFTに印加されるゲート電極の電位は、前記第1のTFTをオン状態にするときの走査信号の電位か

بوقاده

ら当該第1のTFTのしきい値電圧を差し引いた電位よりも低電位であることが好ましい(請求項10)。それとは逆に、前記第1のTFTがPチャネル型、前記第2のTFTがNチャネル型であれば、前記第1のTFTをオン状態にするときの走査信号の電位と前記共通給電線の電位とが等しく、かつ、消灯状態にある画素の前記第2のTFTに印加されるゲート電極の電位は、前記第1のTFTをオン状態にするときの走査信号の電位に当該第1のTFTのしきい値電圧を加えた電位よりも高電位であることが好ましい(請求項11)。このように第1のTFTをオン状態にするときの走査信号の電位と共通給電線の電位とを等しくすると、各駆動信号のレベルの数が減るため、表示装置への信号入力端子の数を減らすことができるとともに、電源数を減らすことができるので、低消費電力となる。

本発明では、前記保持容量の両電極のうち、前記第2のTFTの第2のゲート電極に電気的に接続する電極とは反対側の電極には、前記走査信号の選択パルスより遅延して該選択パルスとは電位が逆方向に振れるパルスが供給されることが好ましい(請求項12)。このように構成すると、保持容量への画像信号の書き込みを補うことができるので、画像信号の振幅を大きくせずに、第2のTFTのゲート電極に印加される画像信号の電位を高輝度化の方向にシフトさせることができる。

本発明のさらに別の形態においては、基板上に、複数の走査線と、該 走査線に交差する複数のデータ線と、複数の共通給電線と、前記データ 線と前記走査線とによりマトリクス状に形成された画素とを有し、該画 素の各々には、前記走査線を介して走査信号が第1のゲート電極に供給 される第1のTFTと、該第1のTFTを介して前記データ線から供給 される画像信号を保持する保持容量と、該保持容量によって保持された 前記画像信号が第2のゲート電極に供給される第2のTFTと、前記画 素毎に形成された画素電極と該画素電極に対向する対向電極との層間に おいて前記画素電極が前記第2のTFTを介して前記共通給電線に電気 的に接続したときに前記画素電極と前記対向電極との間に流れる駆動電 流によって発光する発光薄膜を具備する発光素子とを備える表示装置に おいて、前記保持容量の両電極のうち、前記第2のTFTの第2のゲー ト電極に電気的に接続する電極とは反対側の電極には、前記走査信号の 選択パルスより遅延して該選択パルスとは電位が逆方向に振れるパルス が供給されることを特徴とする(請求項13)。

このように構成すると、保持容量への画像信号の書き込みを補うことができるので、画像信号の振幅を大きくせずに、第2のTFTのゲート電極に印加される画像信号の電位を高輝度化の方向にシフトさせることができる。

上記のいずれの発明においても、前記発光薄膜としては、たとえば、 有機半導体膜を用いることができる(請求項14)。

本発明では、上記のいずれの発明においても、第2のTFTについては、その飽和領域で動作させることにより、発光素子に異常電流が流れ、電圧降下等により他画素にクロストーク等が発生するのを防止することができる(請求項15)。

また、その線形領域で動作させることによりそのしきい値電圧のばら つきが表示動作に影響を及ぼすことを防止することができる(請求項1 6)。

図面の簡単な説明

図1は、本発明を適用した表示装置を模式的に示す平面図である。

図 2 は、本発明を適用した表示装置の基本的な構成を示すプロック図である。

- 図3は、図2に示す表示装置の画素を拡大して示す平面図である。
- 図4は、図3のA-A'線における断面図である。
- 図5は、図3のB-B'線における断面図である。
- 図6(A)は、図3のC-C'線における断面図であり、図6(B)は、図6(A)に示すように構成したときの効果を説明するための説明図である。
- 図7 (A)、(B)はそれぞれ、図2に示す表示装置に用いる発光案 子の断面図である。
- 図8(A)、(B)はそれぞれ、図7に示す発光素子と別の構造を有する発光素子の断面図である。
- 図9は、図7(A)、図8(B)に示す発光素子の電流-電圧特性を示すグラフである。
- 図10は、図7(B)、図8(A)に示す発光素子の電流-電圧特性を示すグラフである。
 - 図11は、Nチャネル型TFTの電流ー電圧特性を示すグラフである。
 - 図12は、Pチャネル型TFTの電流-電圧特性を示すグラフである。
- 図13は、本発明を適用した表示装置の製造方法を示す工程断面図である。
- 図14(A)、(B) はそれぞれ、図3から図6に示す表示装置の画案とは異なる構成の画素の平面図、および断面図である。
- 図15は、本発明の実施の形態1に係る表示装置の画案構成を示す等 価回路図である。
- 図16(A)、(B)はそれぞれ、図15に示す画案に構成された各案子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。
 - 図17は、本発明の実施の形態1の変形例に係る表示装置の画案構成

を示す等価回路図である。

図18(A)、(B) はそれぞれ、図17に示す画素に構成された各素子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。

図19は、本発明の実施の形態2に係る表示装置の画案構成を示す等 価回路図である。

図20(A)、(B)はそれぞれ、図19に示す画素に構成された各素子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。

図21は、本発明の実施の形態2の変形例に係る表示装置の画案構成 を示す等価回路図である。

図22(A)、(B)はそれぞれ、図21に示す画案に構成された各案子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。

図23は、本発明の実施の形態3に係る表示装置の画素構成を示す等 価回路図である。

図24(A)、(B) はそれぞれ、図23に示す画素を駆動するための信号の波形図、これらの信号と等価回路との対応を示す説明図である

図25は、本発明の実施の形態2に係る表示装置の画案を駆動するための信号の波形図である。

図26は、本発明の実施の形態3の変形例に係る表示装置の画案構成 を示す等価回路図である。

図27(A)、(B)はそれぞれ、図26に示す画案を駆動するための信号の波形図、これらの信号と等価回路との対応を示す説明図である

図28(A)、(B)はそれぞれ、本発明の実施の形態4に係る表示 装置の画素の等価回路図、それを駆動するための信号の波形図である。

図29は、図28に示す信号を発生させるための走査側駆動回路のブロック図である。

図30は、図29に示す走査側駆動回路から出力される各信号の被形図である。

図31は、表示装置のブロック図である。

図32は、図31に示す表示装置における従来の画案構成を示す等価回路図である。

図33(A)、(B)はそれぞれ、図32に示す画案を駆動するための信号の波形図、これらの信号と等価回路との対応を示す説明図である

図34(A)、(B)はそれぞれ、隣接するゲート線を用いて容量を 形成する構成のブロック図と、そのゲート電圧の信号波形である。

[符号の説明]

- 1 表示装置
- 2 表示部
- 3 データ側駆動回路
- 4 走査側駆動回路
- 5 検査回路
- 6 実装用パッド
- 7 画象
- 10 透明基板
- 20 第1·のTFT
- 21 第1のTFTのゲート電極
- 30 . . 第2のTFT

3	ŀ	第	2	の	T	F	T	の	ゲ	_	۲	電	極	١.
---	---	---	---	---	---	---	---	---	---	---	---	---	---	----

40 発光索子

41 画素電極

4.2 正孔注入層

43 有機半導体膜

50 ゲート絶縁膜

bank パンク層

cap 保持容量

cline 容量線

com 共通給電線

gate 走査線

op 対向電極

sig データ線

s t 電位保持電極

発明を実施するための最良の形態

図面を参照して、本発明の実施の形態を説明する。なお、本発明の各 実施の形態を説明する前に、各形態で共通の構成について説明しておく 。ここで、各形態で共通の機能を有する部分については、同一の符合を 付して説明の重複を避けることとする。

(アクティブマトリクス基板の全体構成)

図1は、表示装置の全体のレイアウトを模式的に示すブロック図、図2は、それに構成されたアクティブマトリクスの等価回路図である。

図1に示すように、本形態の表示装置1では、その基体たる透明基板 10の中央部分が表示部2とされている。透明基板10の外周部分のう ち、図面に向かって上下の側には、データ線 sigに対して画像信号を 出力するデータ側駆動回路3、および検査回路5がそれぞれ構成され、図面に向かって左右の側には、走査線gateに対して走査信号を出力する走査側駆動回路4が構成されている。これらの駆動回路3、4では、N型のTFTとP型のTFTとによって相補型TFTが構成され、この相補型TFTは、シフトレジスタ回路、レベルシフタ回路、アナログスイッチ回路などを構成している。透明基板10上において、データ側駆動回路3よりも外周領域には、画像信号や各種の電位、パルス信号を入力するための端子群とされる実装用パッド6が形成されている。

表示装置1では、液晶表示装置のアクティブマトリクス基板と同様、透明基板10上に、複数の走査線gateと、該走査線gateの延設方向に対して交差する方向に延設された複数のデータ線sigとが構成され、図2に示すように、これらのデータ線sigと走査線gateとの交差によりマトリクス状に画案7が多数、構成されている。

これらの画案 7 のいずれにも、走査線 g a t e を介して走査信号がゲート電極 2 1 (第1のゲート電極) に供給される第1のTFT 2 0 が構成されている。このTFT 2 0 のソース・ドレイン領域の一方は、データ線 s i g に電気的に接続し、他方のソース・ドレイン領域は電位保持電極 s t に電気的に接続している。すなわち、走査線 g a t e に対しては容量線 c l i n e が並列配置され、この容量線 c l i n e と電位保持電極 s t との間には保持容量 c a p が形成されている。従って、走査信号によって選択されて第1のTFT 2 0 がオン状態になると、データ線 s i g から画像信号が第1のTFT 2 0 を介して保持容量 c a p に書き込まれる。

電位保持電極 s t には第2のTFT30のゲート電極31 (第2のゲート電極) が電気的に接続し、第2のTFT30のソース・ドレイン領域の一方は、共通給電線 c o m に電気的に接続する一方、他方のソース

・ドレイン領域は発光来子40の一方の電極(後述する画素電極)に電気的に接続している。共通給電線comは定電位に保持されている。第2のTFT30がオン状態になったときに、第2のTFT30を介して共通給電線comの電流が発光案子40を流れ、発光素子40を発光させる。

このように構成した表示装置1において、駆動電流は、発光素子40、第2のTFT30、および共通給電線comから構成される電流経路を流れるため、第2のTFT30がオフ状態になると、流れなくなる。但し、本形態の表示装置1では、走査信号によって選択されて第1のTFT20がオン状態になると、データ線sigから画像信号が第1のTFT20を介して保持容量capに書き込まれる。従って、第2のTFT30のゲート電極は、第1のTFT20がオフ状態になっても、保持容量capによって画像信号に相当する電位に保持されるので、第2のTFT30はオン状態のままである。それ故、発光素子40には駆動電流が流れ続け、この画素は点灯状態のままである。この状態は、新たな画像データが保持容量capに書き込まれて、第2のTFT30がオフ状態になるまで維持される。

表示装置1において共通給電線com、画素7、およびデータ線sigについては各種の配列が可能であるが、本形態では、共通給電線comの両側に、該共通給電線comとの間で駆動電流の供給が行われる発光素子40を有する複数の画素7が配置され、これらの画素7に対して共通給電線comとは反対側を2本のデータ線sigが通っている。すなわち、データ線sig、それに接続する画素群、1本の共通給電線com、それに接続する画素群、1本の共通給電線com、それに接続する画素群、および該画素群に画素信号を供給するデータ線sigを1つの単位としてそれを走査線gateの延設方向に繰り返してあり、共通給電線comは、1本で2列分の画素7に対して駆

動電流を供給する。そこで、本形態では、共通給電線comを挟むように配置された2つの画素7の間では、第1のTFT20、第2のTFT30、および発光素子40が当該共通給電線comを中心に線対称に配置され、これらの素子と各配線層との電気的な接続を容易なものにしてある。

このように、本形態では、1本の共通給電線comで2列分の画案を駆動するので、1列の画案群ごとに共通給電線comを形成する場合と比較して、共通給電線comの数が1/2で済むとともに、同一の層間に形成される共通給電線comとデータ線sigとの間に確保していた隙間が不要である。それ故、透明基板10上において配線のための領域を狭くすることができるので、輝度、コントラスト比などの表示性能を向上させることができる。なお、このように1本の共通給電線comに2列分の画素が接続される構成としたため、データ線sigは2本ずつ並列する状態にあって、それぞれの列の画案群に対して画像信号を供給することになる。

(画素の構成)

このように構成した表示装置1の各画素7の構造を、図3ないし図6を参照して詳述する。

図 3 は、本形態の表示装置 1 に形成されている複数の画素 7 のうちの 3 つの画素 7 を拡大して示す平面図、図 4 、図 5 、および図 6 はそれぞれは、そのA-A' 線における断面図、B-B' 線における断面図、およびC-C' 線における断面図である。

まず、図3におけるA-A'線に相当する位置では、図4に示すように、透明基板10上には各画素7の各々に、第1のTFT20を形成するための島状のシリコン膜200が形成され、その表面にはゲート絶縁膜50が形成されている。ゲート絶縁膜50の表面にはゲート電極21

(走査線 g a t e の一部)が形成され、該ゲート電極21に対して自己整合的にソース・ドレイン領域22、23が形成されている。ゲート絶縁膜50の表面側には第1の層間絶縁膜51が形成され、この層間絶縁膜に形成されたコンタクトホール61、62を介して、ソース・ドレイン領域22、23にはデータ線sig、および電位保持電極stがそれぞれ電気的に接続している。

各画素7には走査線 gateと並列するように、走査線 gateやゲート電極21と同一の層間(ゲート絶縁膜50と第1の層間絶縁膜51との間)には容量線 clineが形成されており、この容量線 clineに対しては、第1の層間絶縁膜51を介して電位保持電極 stの延設部分 stlが重なっている。このため、容量線 clineと電位保持電極 stの延設部分 stlとは、第1の層間絶縁膜51を誘電体膜とする保持容量 capを構成している。なお、電位保持電極 stおよびデータ線 sigの表面側には第2の層間絶縁膜52が形成されている。

図3におけるB-B'線に相当する位置では、図5に示すように、透明基板10上に形成された第1の層間絶縁膜51および第2の層間絶縁膜52の表面に各画案7に対応するデータ線sigが2本、並列している状態にある。

図3におけるC-C′線に相当する位置では、図6 (A)に示すように、透明基板10上には共通給電線comを挟む2つの画案7に跨がるように、第2のTFT30を形成するための島状のシリコン膜300が形成され、その表面にはゲート絶縁膜50が形成されている。ゲート絶縁膜50の表面には、共通給電線comを挟むように、各画素7の各々にゲート電極31がそれぞれ形成され、このゲート電極31に対して自己整合的にソース・ドレイン領域32、33が形成されている。ゲート絶縁膜50の表面側には第1の層間絶縁膜51が形成され、この層間絶

縁膜に形成されたコンタクトホール63を介して、ソース・ドレイン領域62に中継電極35が電気的に接続している。一方、シリコン膜300の中央の2つの画案7において共通のソース・ドレイン領域33となる部分に対しては、第1の層間絶縁膜51のコンタクトホール64を介して、共通給電線comが電気的に接続している。これらの共通給電線com、および中継電極35の表面には第2の層間絶縁膜52が形成されている。第2の層間絶縁膜52の表面にはITO膜からなる画素電極41は、第2の層間絶縁膜52に形成されている。この画素電極41は、第2の層間絶縁膜52に形成されたコンタクトホール65を介して中継電極35に電気的に接続し、この中継電極35を介して第2のTFT30のソース・ドレイン領域32に電気的に接続されている。

(発光素子の特性)

発光素子40としては、いずれの構造のものを用いた場合でも本発明 を適用できるので、その代表的なものを以下に説明する。

まず、前記のITO膜からなる画素電極41は、図7 (A)に示すように、発光素子40の一方の電極(正極)を構成している。この画素電極41の表面には正孔注入層42および発光薄膜として有機半導体膜43が積層され、さらに有機半導体膜43の表面には、リチウム含有アルミニウムまたはカルシウムなどの金属膜からなる対向電極op(負極)が形成されている。この対向電極opは、透明基板10の全面、あるいはストライプ状に形成された共通電極となるべきもので、一定の電位に保持されている。これに対して、図7 (A)に示す発光素子40とは逆の方向に駆動電流を流す場合には、図7 (B)に示すように、下層側から上層側に向かって、ITO膜からなる画素電極41 (負極)、透光性をもつほど薄いリチウム含有アルミニウム電極45、有機半導体層43、正孔注入層42、ITO膜層46、リチウム含有アルミニウムまたは

カルシウムなどの金属膜からなる対向電極。p(正極)をこの順に積層して、発光素子40を構成する場合もある。このように構成すると、図7(A)、(B)に示す各発光素子40においてそれぞれ逆極性の駆動電流が流れる場合でも、正孔注入層42および有機半導体層43が直接、接する電極層の構成が同一であるため、発光特性が同等である。これらの図7(A)、(B)に示した発光素子40は、いずれも下層側(基板の側)に1TO膜からなる画素電極41を有し、光は、矢印hャで示すように、画素電極41および透明基板10を透過して透明基板10の裏面側から射出される。

これに対して、図8(A)、(B)に示すように発光素子40を構成すると、光は、矢印 h v で示すように、対向電極 o p を透過して透明基板10の表面側に射出される。すなわち、図8(A)に示すように、リチウム含有アルミニウムなどの金属膜からなる画素電極41(負極)の表面には有機半導体膜43 および正孔注入層42が積層され、さらに正孔注入層42の表面にはITO膜からなる対向電極 o p (正極)が形成されている。この対向電極 o p も、全面に一枚板で、あるいはストライプ状に形成された共通電極で、一定の電位に保持されている。これに対して、図8(A)に示す発光素子とは逆の方向に駆動電流を流すには、図8(B)に示すように、下層側から上層側に向かって、リチウム含有アルミニウムなどの金属膜からなる画素電極41(正極)、ITO膜層46、正孔注入層42、有機半導体層43、透光性をもつほど薄いリチウム含有アルミニウム電極45、ITO膜からなる対向電極 o p (負極)をこの順に積層して、発光素子40を構成する場合もある。

いずれの構造を有する発光素子40を形成するにあたっても、正孔注 入層42および有機半導体膜43は、後述するように、インクジェット 法によりバンク層 bankの内側に形成すれば、上下位置が反対でも製 造工程が複雑になることはない。また、透光性をもつほど薄いリチウム含有アルミニウム電極45、およびITO膜層46を追加する場合でも、リチウム含有アルミニウム電極45は画素電極41と同じ領域で積層している構造になっていても表示に支障がなく、ITO膜層46も対向電極0pと同じ領域で積層している構造になっていても表示に支障がない。それ故、リチウム含有アルミニウム電極45と画素電極41とはそれぞれ別々にパターニングしてもよいが、同じレジストマスクで一括してパターニングしてもよいが、同じレジストマスクで一括してパターニングしてもよいが、同じレジストマスクで一括してパターニングしてもよい。リチウム含有アルミニウム電極45および1TO膜層46はパンク層bankの内側領域のみに形成してもよいことは勿論である。

さらに、対向電極opの方をITO膜で形成し、画素電極41の方を 金属膜で構成してもよい。いずれも場合でも透明なITO膜の方から光 が射出されることになる。

このように構成された発光素子40は、対向電極opおよび画素電極41をそれぞれ正極および負極として電圧が印加され、図9(図7(A)、図8(B)に示す発光素子40の電流-電圧特性)、図10(図7(B)、図8(A)に示す発光素子40の電流-電圧特性)にそれぞれ示すように、印加電圧(横軸/画素電極41に対する対向電極opの電位)がしきい値電圧を越えた領域でオン状態、すなわち、低抵抗状態になって有機半導体膜43に流れる電流(駆動電流)が急激に増大する。その結果、発光素子40は、エレクトロルミネッセンス素子あるいはしED素子として発光し、発光素子40の射出光は、対向電極opに反射され、透明な画素電極41および透明基板10を通して射出される。それとは反対に、印加電圧(横軸/画素電極41に対する対向電極opの

電位)がしきい値電圧を下回る領域ではオフ状態、すなわち、高抵抗状態になって有機半導体膜43に電流(駆動電流)が流れず、発光素子40は消灯する。なお、図9、図10に示す例ではそれぞれ+2V付近、-2V付近がしきい値電圧である。

ここで、発光効率はやや低下する傾向にあるものの、正孔注入層42 を省略することもある。また、正孔注入層42を用いずに、有機半導体 層43に対して正孔注入層42が形成されている位置とは反対側の位置 に電子注入層を設ける場合もある。また、正孔注入層42および電子注 入層の両方を設ける場合もある。

(TFTの特性)

このように構成した発光素子40での発光を制御するためのTFT(図2における第1のTFT20および第2のTFT30)として、Nチャネル型、およびPチャネル型のTFTの電流電圧特性を図11および図12(いずれの図においても、ドレイン電圧が4V、8Vの例を示してある。)に示す。これらの図からわかるように、TFTは、ゲート電極に印加するゲート電圧によってオン、オフ動作を行う。すなわち、ゲート電圧がしきい値電圧を越えると、TFTはオン状態(低抵抗状態)になってドレイン電流が増大する。これに対して、ゲート電圧がしきい値電圧を下回ると、TFTはオフ状態(高抵抗状態)になってドレイン電流が低減する。

(表示装置の製造方法)

このように構成した表示装置1の製造方法において、透明基板10上に第1のTFT20および第2のTFT30を製造するまでの工程は、液晶表示装置1のアクティブマトリクス基板を製造する工程と略同様であるため、簡単に図13を参照してその概要を説明する。

図13は、表示装置1の各構成部分を600℃以下の温度条件下で形

成していく過程を模式的に示す工程断面図である。

すなわち、図13(A)に示すように、透明基板10に対して、必要に応じて、TEOS(テトラエトキシシラン)や酸素ガスなどを原料ガスとしてプラズマCVD法により厚さが約2000~5000オングストロームのシリコン酸化膜からなる下地保護膜(図示せず。)を形成する。次に基板の温度を約350℃に設定して、下地保護膜の表面にプラズマCVD法により厚さが約300~700オングストロームのアモルファスのシリコン膜からなる半導体膜100を形成する。次にアモルファスのシリコン膜からなる半導体膜100を形成する。次にアモルファスのシリコン膜からなる半導体膜100を形成する。次にアモルファスのシリコン膜からなる半導体膜100を形成する。次にアモルファスのシリコン膜からなる半導体膜100を形成する。次にアモルファスのシリコン膜からなる半導体膜100を形成する。次にアールまたは固相成長法などの結晶化工程を行い、半導体膜100をポリシコン膜に結晶化する。レーザアニール法では、たとえば、エキシマレーザでビーム形状の長寸が400mmのラインビームを用い、その出力強度はたとえば200m J/cm² である。ラインビームについてはその短寸方向におけるレーザ強度のピーク値の90%に相当する部分が各領域毎に重なるようにラインビームを走査していく。

次に、図13(B)に示すように、半導体膜100をパターニングして島状の半導体膜200、300とし、その表面に対して、TEOS(テトラエトキシシラン)や酸素ガスなどを原料ガスとしてプラズマCV D法により厚さが約600~1500オングストロームのシリコン酸化膜または窒化膜からなるゲート絶縁膜50を形成する。

次に、図13 (C) に示すように、アルミニウム、タンタル、モリブデン、チタン、タングステンなどの金属膜からなる導電膜をスパッタ法により形成した後、パターニングし、走査線gateの一部としてのゲート電極21、31を形成する。この工程では容量線clineも形成する。なお、図中、310はゲート電極31の延設部分である。

この状態で高濃度のリンイオンあるいはポロンイオンなどの不純物を

打ち込んで、シリコン薄膜200、300にはゲート電極21、31に対して自己整合的にソース・ドレイン領域22、23、32、33を形成する。なお、不純物が導入されなかった部分がチャネル領域27、37となる。本形態では、後述がるように、同一の基板上に導電型の異なるTFTを製造する場合があるので、その場合には、不純物導入工程において逆導電型のTFT形成領域をマスクで覆いながら不純物の導入をすすめていく。

次に、図13(D)に示すように、第1の層間絶縁膜51を形成した後、コンタクトホール61、62、63、64、69を形成し、データ線sig、容量線clineおよびゲート電極31の延設部分310に重なる延設部分stlを備える電位保持電極st、共通給電線com、および中継電極35を形成する。その結果、電位保持電極stはコンタクトホール69および延設部分310を介してゲート電極31に電気的に接続する。このようにして第1のTFT20および第2のTFT30を形成する。また、容量線clineと電位保持電極stの延設部分stlとによって保持容量capが形成される。

次に、図13 (E) に示すように、第2の層間絶縁膜52を形成し、この層間絶縁膜には、中継電極35に相当する部分にコンタクトホール65を形成する。次に、第2の層間絶縁膜52の表面全体に導電膜を形成した後、パターニングし、コンタクトホール65を介して第2のTFT30のソース・ドレイン領域32に電気的に接続する画素電極41を形成する。

次に、図13(F)に示すように、第2の層間絶縁膜52の表面側に 黒色のレジスト層を形成した後、このレジストを発光素子40の有機半 導体膜43、および正孔注入層42を形成すべき領域を囲むように残し 、パンク層bankを形成する。ここで、有機半導体膜43は、各画素 毎に独立して箱状に形成される場合、データ線sigに沿ってストライプ状に形成される場合のいずれであっても、それに対応する形状にバンク層bankを形成するだけで、本形態に係る製造方法を適用できる。

次に、パンク層 b a n k の内側領域に対してインクジェットヘッド I J から、有機半導体膜 4 3 を構成するための液状の材料 (前駆体) を吐出し、パンク層 b a n k の内側領域に有機半導体膜 4 3 を形成する。同様に、パンク層 b a n k の内側領域に対してインクジェットヘッド I J から、正孔注入層 4 2 を構成するための液状の材料 (前駆体) を吐出し、パンク層 b a n k の内側領域に正孔注入層 4 2 を形成する。なお、図7 (A)、(B) および図8 (A)、(B) を参照して発光素子40の構造を説明したように、その構造によっては、有機半導体膜 4 3 および正孔注入層 4 2 を形成していく順序が入れ替わることもある。

ここで、バンク層 b a n k はレジストから構成されているため、撥水性である。これに対して、有機半導体膜 4 3 や正孔注入層 4 2 の前駆体は親水性の溶媒を用いているため、有機半導体膜 4 3 の塗布領域はバンク層 b a n k によって確実に規定され、隣接する画素にはみ出ることがない。また、バンク層 b a n k を十分高く形成しておくと、インクジェット法を用いなくてもスピンコート法などといった塗布法を用いた場合でも、所定領域に有機半導体膜 4 3 や正孔注入層 4 2 を形成できる。

本形態では、有機半導体膜43や正孔注入層42をインクジェット法により形成する際の作業効率を高めるために、図3に示すように、走査線gateの延設方向に沿って隣接するいずれの画素7間でも、前記有機半導体膜43の形成領域の中心のピッチPを等しくしてある。従って、矢印Qで示すように、走査線gateの延設方向に沿って等間隔の位置にインクジェットヘッドIJから有機半導体膜43の材料などを吐出すればよいという利点がある。また、等ピッチの移動でよいため、イン

クジェットヘッド I J の移動機構が簡易になり、かつ、インクジェット ヘッド I J の打ち込み精度を上げることも容易となる。

しかる後には、図13 (G) に示すように、透明基板10の表面側に対向電極opを形成する。ここで、対向電極opは全面またはストライプ状に形成されるが、対向電極opをストライプ状に形成する場合には、透明基板10の表面全体に導電膜を形成した後、それをストライプ状にパターニングする。

なお、図1に示すデータ側駆動回路3や走査側駆動回路4にもTFTが形成されるが、これちのTFTは前記の画案7にTFTを形成していく工程の全部あるいは一部を援用して行われる。それ故、駆動回路を構成するTFTも、画案7のTFTと同一の層間に形成されることになる

本形態において、パンク層 b a n k は黒色で絶縁性のレジストから構成されているので、そのまま残し、ブラックマトリクス B M、および寄生容量を低減するための絶縁層として利用する。

すなわち、図1に示すように、透明基板10の周辺領域に対しても前記のバンク層bank(形成領域に斜線を付してある。)を形成する。 従って、データ側駆動回路3および走査側駆動回路4はいずれも、バンク層bankによって覆われているため、これらの駆動回路の形成領域に対して対向電極opが重なる状態にあっても、駆動回路の配線層と対向電極opとの間にバンク層bankが介在することになる。それ故、駆動回路3、4に容量が寄生することを防止できるので、データ側駆動回路3の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。

また、本形態では、図3ないし図5に示すように、データ線sigに 重なるようにパンク層bankを形成してある。従って、データ線si gと対向電極opとの間にパンク層bankが介在することになるので、データ線sigに容量が寄生することを防止できる。その結果、駆動回路の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。

さらに、本形態では、図3、図4、および図6(A)に示すように、 画素電極41と中継電極35とが重なる領域にもパンク層bankを形成するとよい。すなわち、図6(B)に示すように、画素電極51と中継電極35とが重なる領域にパンク層bankが形成されていない場合、たとえ画素電極と対向電極opとの間に駆動電流が流れて有機半導体膜43が発光しても、この光は中継電極35と対向電極opとに挟まれているため出射されず、表示に寄与しない。かかる表示に寄与しない部分で流れる駆動電流は、表示という面からみて無効電流といえる。しかるに本形態では、このような無効電流が流れるはずの部分にパンク層bankを形成し、そこに駆動電流が流れることを防止するので、共通給電線comの幅はその分狭くてよい。

また、前記のように黒色のレジストで構成したパンク層bankを残しておくと、パンク層bankはブラックマトリクスとして機能し、輝度、コントラスト比等の表示の品位が向上する。すなわち、本形態に係る表示装置1では、対向電極opが透明基板10の表面側の全面、あるいは広い領域にわたってストライプ状に形成されるため、対向電極opでの反射光がコントラスト比を低下させる。しかるに本形態では、有機半導体膜43の形成領域を規定しながら寄生容量を抑える機能を有するパンク層bankを黒色のレジストで構成したため、パンク層bankはブラックマトリクスとしても機能し、対向電極opからの無駄な反射光を遮るので、コントラスト比が高いという利点がある。また、パンク

層 b a n k を利用して自己整合的に発光領域を規定することができるので、バンク層 b a n k をプラックマトリクスとして用いずに別の金属層などをプラックマトリクスとして用いたときに問題となる発光領域とのアライメント余裕が不要である。

(アクティブマトリクス基板の別の構成)

でお、本発明は上記の構成に限らず、各種のアクティブマトリクス基板に適用できる。たとえば、図31を参照して説明したように、透明基板1の上において、1本のデータ線sig、1本の共通給電線com、1列の画素7を1つの単位として走査線gateの延設方向に繰り返した構成の表示装置1Aについても本発明を適用できる。

また、保持容量 c a p については、容量線を用いずに、共通給電線 c o m と電位保持電極 s t との間に構成してもよい。この場合には、図14(A)、(B)に示すように、電位保持電極 s t とゲート電極 3 1 とを電気的に接続させるためのゲート電極 3 1 の延設部分 3 1 0 を共通給電線 c o m の 下層側にまで拡張し、この延設部分 3 1 0 と共通給電線 c o m との間の位置する第 1 の層間絶縁膜 5 1 を誘電体膜とする保持容量 c a p を構成する。

さらに、保持容量capについては、図示を省略するが、TFTを構成するためのポリシリコン膜を利用して構成してもよく、また、容量線や共通給電線に限らず、前段の走査線との間に構成することも可能である。

[実施の形態1]

図15は、本形態の表示装置1の画案構成を示す等価回路図である。 図16(A)、(B)はそれぞれ、各画素に構成された各案子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。 図15、図16(A)、(B)に示すように、本形態では、第1のTFT20はNチャネル型である。従って、走査線gateから供給される走査信号Sgateが高電位になったときに、第1のTFT20がオン状態になって、データ線sigから第1のTFT20を介して保持容量capに画像信号dataが書き込まれ、走査線gateから供給される走査信号Sgateが低電位になっている間は、保持容量capに保持された画像信号dataによって第2のTFT30が駆動制御される。

本形態では、第2のTFT30もNチャネル型である。従って、データ線sigからは、点灯状態とすべき画素の保持容量capには高電位側の画像信号dateが書き込まれ、消灯状態とすべき画素の保持容量capには低電位側の画像信号dateが書き込まれ、それに応じて、電位保持電極stの電位が変化する。

ここで、第2のTFT30のゲート電圧Vgcurは、共通給電線comの電位、および画素電極30の電位のうちの低い方の電位と、電位保持電極stの電位との差に相当する。しかるに本形態では、発光素子40の対向電極opの電位に対して共通給電線comの電位を低くして、第2のTFT30がオン状態になったときには、矢印Fで示すように構成してある。このため、第2のTFT30のゲート電圧Vgcurは、共通給電線comの電位と電位保持電極stの電位との差に相当する。この共通給電線comの電位については、共通給電線comの電位とでいては、共通給電線comの電位とでできる。この共通治電線comの電位とでできる。この共通治電線comの電位とができる。このまなでは、第2のTFT30のゲート電圧Vgcurを十分、高い値とすることができるため、第2のTFT30のゲート電圧Vgcurを十分、高い輝度で表示を行うことができる。また、画素を点灯状態とする際に、第2のTFT30のゲートことができる。また、画素を点灯状態とする際に、第2のTFT30のゲートできる。また、画素を点灯状態とする際に、第2のTFT30のゲートできる。また、画素を点灯状態とする際に、第2のTFT30のゲートできる。また、画素を点灯状態とする際に、第2のTFT30のゲートできる。また、画素を点灯状態とする際に、第2のTFT30のゲートでは、第2のTFT30のゲートできる。また、画素を点灯状態とする際に、第2のTFT30のゲートでは、第2のTFT30のゲートできる。また、画素を点灯状態とする際に、第2のTFT30のゲートでは、第2のTFT30のゲートできる。また、画素を点灯状態とする際に、第2のTFT30のゲートでは、第2のTFT30のゲートでは、第2のTFT30のゲートでは、第2のTFT30のゲートできる。また、画素を点灯状態とする際に、第2のTFT30のゲートでは、第2のFT30のゲートでは、第2のTFT30のゲートでは、第2のFT30の

ート電圧Vgcur として高い値が得られるのであれば、その分、そのときの電位保持電極 s t の電位、すなわち、画像信号 d a t a の高電位側の電位を下げることができるので、画像信号 d a t a の振幅を小さくし、表示装置 1 における駆動電圧を下げることができる。

144

なお、第2のTFT30のオン電流は、ゲート電圧Vgcur に限らず、ドレイン電圧にも依存するが、上記の結論が変わることはない。

また、本形態では、第2のTFT30のオン電流が共通給電線comの電位と電位保持電極stの電位との差に規定され、対向電極opの電位から直接的な影響を受けないので、画素を点灯状態とするための画像信号dataの高電位側の電位を、対向電極opの電位より低い電位にまで下げ、画像信号dataの振幅を小さくして、表示装置1における駆動電圧の低電圧化を図ってある。なお、画素を点灯状態とするための画像信号dataの高電位側の電位を、対向電極opと等電位にまで下げ、画像信号dataの振幅を小さくしてもよい。

さらに、本形態では、消灯状態とすべき画素に対してデータ線sigから供給される画像信号dataの電位を、共通給電線comの電位と比較してやや高電位側にしてある。第2のTFT30はNチャネル型であるため、それを完全にターンオフさせるには、第2のTFT30のゲート電圧Vgcurを負(共通給電線comより低い電位)とすることになる。または、第2のTFT30のゲート電圧Vgcurの絶対値が第2のTFT30のしきい値電圧の絶対値に相当するレベルよりやや低い電位となるなるように、画像信号dataの低電位側の電位を高めに設定する。このときは、消灯状態にある画案7において第2のTFT30のゲート電圧を、第2のTFT30がオン状態となるときの極性と同じで、かつ、第2のTFT30のしきい値電圧を下回る値に設定する。この時、画像信号dataの低電位側の電位を上記の通りに高めに設定した

場合でも、第2のTFT30は高抵抗状態にあって、オン電流が極めて小さいので、発光素子40は消灯にある。なお、消灯状態とすべき画素に対してデータ線sigから供給される画像信号dataの電位を、共通給電線comと等電位にして画像信号dataの振幅を小さくしてもよい。

このように画像信号dataの低電位側の電位を第2のTFT30のしきい値を越えない程度に高めに設定すると、画像信号dataの振幅を小さくできるので、画像信号dataの駆動電圧を下げることができる。しかも、前記のとおり、画素を点灯状態とするための画像信号dataの高電位側の電位を、対向電極opの程位より低い電位にまで下げてあるので、画像信号dataの電位は、対向電極opと共通給電線comとで規定されるレンジ内におさまる。それ故、表示装置1における駆動電圧を下げることができ、表示装置1の消費電力を下げることができる。また、このように構成しても、画質の低下、動作の異常、動作可能な周波数の低下を招くものではなく、表示装置1の駆動電圧が低い分、薄膜から構成した各素子で懸念されていた耐電圧(絶縁耐圧)の問題が顕在化しないどいう利点もある。

[実施の形態1の変形例]

図17は、本形態の表示装置1の画案構成を示す等価回路図である。 図18(A)、(B)はそれぞれ、各画案に構成された各案子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す液形図である。なお、本形態では、実施の形態1とは反対に、第1のTFT20および第2のTFT30のいずれをもPチャネル型のTFTで構成してある。但し、本形態は、実施の形態1と同一の技術的思想のもとで各案子を駆動制御することとし、実施の形態1で説明した駆動信号の極性を反転させてあるだけであり、その他の点については同様な構成を有す るものであるため、構成については簡単に説明するだけとする。

図17、図18(A)、(B)に示すように、本形態では、第1のTFT20はPチャネル型であるため、走査線gateから供給される走査信号Sgateが低電位になったときに、第1のTFT20がオン状態になる。

本形態では、第2のTFT30もPチャネル型である。従って、データ線sigからは、点灯状態とすべき画素の保持容量capに低電位側の画像信号dateが書き込まれ、消灯状態とすべき画素の保持容量capには高電位側の画像信号dateが書き込まれる。

ここで、第2のTFT30のゲート電圧、Vgcurは、共通給電線co mの電位、および画素電極30の電位のうちの高い方の電位と、電位保 持電極stの電位との差に相当する。しかるに本形態では、発光素子4 0の対向電極opの電位に対して共通給電線comの電位を高くして、 第2のTFT30がオン状態になったときには、矢印Eで示すように、 共通給電線comの方から発光案子40の方に電流が流れるように構成 してある。このため、第2のTFT30のゲート電圧Vgcur は、共通 給電線comの電位と電位保持電極stの電位との差に相当する。この 共通給電線comの電位については、共通給電線comの電位と対向電 極opの電位との間の電位に相当する画素電極30の電位と相違して、 十分に高い値に設定することができる。従って、本形態では、第2のT FT30のゲート電圧Vgcur を十分、高い値とすることができるため 、第2のTFT30のオン電流が大きいので、高い輝度で表示を行うこ とができる。また、画案を点灯状態とする際に、第2のTFT30のゲ ート電圧Vgcur として高い値が得られるのであれば、その分、そのと きの電位保持電極 s t の電位、すなわち、画像信号 d a t a の低電位側: の電位を上げることができるので、画像信号dataの振幅を小さくで

きる。

また、本形態では、第2のTFT30のオン電流が対向電極のpの電位から直接的には影響を受けないので、画素を点灯状態とするための画像信号dataの低電位側の電位を、対向電極のpの電位よりやや高い電位まで上げ、画像信号dataの振幅を小さくしてある。なお、画素を点灯状態とするための画像信号dataの低電位側の電位を、対向電極のpと等電位にまで上げ、画像信号dataの振幅を小さくしてもよい。

さらに、本形態では、消灯状態とすべき画素に対してデータ線sigから供給される画像信号dataの電位を、共通給電線comの電位と比較してやや低電位にまで下げてある。すなわち、第2のTFT30のゲート電圧Vgcurの絶対値がこのTFTのしきい値電圧の絶対値に相当するレベルよりやや低い電位となるなるように、画像信号dataの高電位側の電位を低めに設定してある。これにより、第2のTFT30ではオン電流が極めて小さくなり、発光素子40は消灯にある。なお、消灯状態とすべき画素に対してデータ線sigから供給される画像信号dataの振幅を小さくしてもよい。

このように画像信号 dataの低電位側の電位を高めに設定し、かつ、画素を点灯状態とするための画像信号 dataの高電位側の電位を低めに設定してあるので、画像信号 dataの電位は、対向電極 o p と共通給電線 comとで規定されるレンジ内におさまる。それ故、表示装置1における駆動電圧を下げることができ、表示装置1の消費電力を下げることができるなど、実施の形態1と同様な効果を奏する。

[実施の形態2]

図19は、本形態の表示装置1の画案構成を示す等価回路図である。

図20 (A)、(B)はそれぞれ、各画素に構成された各案子の電気的な接

続状態を示す説明図、および駆動信号などの電位変化を示す波形図である。図19、図20(A)、(B)に示すように、本形態では、第1のTFT20をNチャネル型のTFTで、第2のTFT30をPチャネル型のTFTで構成してある。第2のTFT30はPチャネル型であるため、データ線sigからは、点灯状態とすべき画素の保持容量capには低電位側の画像信号dateが書き込まれる。第2のTFT30のゲート電圧Vgcurは、共通給電線comの電位、および画素電極30の電位のうちの高い方の電位と、電位保持電極stの電位との差に相当する。

本形態では、発光素子40の対向電極opの電位に対して共通給電線 comの電位を高くして、第2のTFT30のゲート電圧Vgcur・は、共通給電線 comの電位と電位保持電極stの電位との差に相当するように構成してある。この共通給電線 comの電位については、画素電極41と比較して十分に高い値に設定することができるので、第2のTFT30のオン電流が大きく、高い輝度で表示を行うことができる。また、その分、そのときの電位保持電極stの電位、すなわち、画像信号はataの版電を小さくできる。また、第2のTFT30のオン電流が対向電極。また、第2のTFT30のオン電流が対向電極。方の電位から直接的には影響を受けないので、画素を点灯状態とするための画像信号はataの低電位側の電位を、対向電極opの電位、あるいは等電位にまで上げ、画像信号はataの振幅を小さくしてある。さらに、本形態では、消灯状態とすべき画素に対してテク線sigから供給される画像信号はataの電位を、共通給電線co

mの電位と比較してやや低電位、あるいは等電位にして画像信号dataの振幅を小さくしてある。それ故、画像信号dataの電位を、対向電極opと共通給電線comとで規定されるレンジ内におさめ、ひいては表示装置1における駆動電圧を下げてあるので、表示装置1の消費電力を下げることができるなど、実施の形態1、あるいはその変形例と同様な効果を奏する。

本形態では、第1のTFT20はNチャネル型で、第2のTFT30と逆導電型であるため、画案を選択するときの走査線gateの電位(走査信号Sgate)は高電位である。このときの第1のTFT20のゲート電圧Vgswは、走査信号Sgateの高電位にある電位と電位保持電極st(保持容量stの電位、第2のTFT30のゲート電極の電位)との電位差に相当する。ここで、第2のTFT30はPチャネル型であるため、画案7を点灯させるための画像信号dataは低電位側であり、画案7の選択期間中、電位保持電極stの電位は低下していく。従って、第1のTFT20のゲート電圧Vgswは、オン電流が増大する方にシフトしていく。

一方、第2のTFT30のゲート電圧Vgcurは、共通給電線comと電位保持電極stとの電位差に相当し、選択した画素7が点灯状態にあるときには、選択期間中、電位保持電極stの電位は低下する傾向にあるため、第2のTFT30のゲート電圧Vgcurは、オン電流が増大する方にシフトしていく。

このように、本形態では、第1のTFT20と第2のTFT30とが 逆導電型であるため、第1のTFT20の書き込み能力を上げるために は走査信号Sgateの選択パルス高を高くし、発光案子40の輝度を上げ るために第2のTFT30のオン抵抗を下げるべく画像信号 dataを 低くすることになる。このような走査信号Sgateの選択パルス高と画像 信号dataとに対する最適化は、画案7の選択期間中、発光案子40 を点灯させるレベルの画像信号dataが保持容量capに書き込まれ ていくにつれて、第1のTFT20のゲート電圧に対して、当該TFT のオン電流が増大する方にシフトさせるのに効く。それ故、データ線s igから第1のTFT20を介して保持容量capに画像信号data がスムーズに書き込まれる。ここで、画案 7 を選択する際の第1のTF T20のゲート電圧Vgswは、走査信号Sgateの高電位に相当する電位 と電位保持電極stの電位(保持容量capの電位、または第2のTF T30のゲート電極の電位)との差に相当し、第2のTFT30のゲー ト電圧Vgcurは、共通給電線comの電位と電位保持電極stの電位 との差に相当し、電位保持電極stの電位を基準にしたときには、走査 信号Sgateの高電位に相当する電位と共通給電線comの電位は同じ極 性である。従って、電位保持電極 s t の電位を変更すれば、その分、第 1のTFT20のゲート電圧Vgsvおよび第2のTFT30のゲート電 圧 V g cur の双方が同じ方向に同じ分だけシフトする。それ故、表示装 置1の駆動電圧レンジの範囲内で、点灯のための画像信号dataの電 位を、第1のTFT20のオン時の抵抗が小さくなる方向に変更すれば 、表示動作の高速化を図ることができるとともに、このときには第2の TFT30のオン時の抵抗が小さくなる方向に点灯のための画像信号d ataの電位が変更したことになるので、輝度の向上を図ることができ る。よって、駆動電圧の低電圧化と表示品位の向上とを併せて達成する ことができる。

[実施の形態2の変形例]

図21は、本形態の表示装置1の画案構成を示す等価回路図である。 図22(A)、(B)はそれぞれ、各画素に構成された各案子の電気的な接続状態を示す説明図、および駆動信号などの電位変化を示す波形図 である。なお、本形態では、実施の形態2とは反対に、第1のTFT20をPチャネル型とし、第2のTFT30をNチャネル型のTFTで構成してある。但し、本形態は、実施の形態2と同一の技術的思想のもとで各案子を駆動制御することとし、実施の形態2で説明した駆動信号の極性を反転させ

てあるだけであるため、その構成を簡単に説明するに止める。

図21、図22(A)、(B)に示すように、本形態では、実施の形 態1と同様、第2のTFT30はNチャネル型であるため、データ線s i gからは、点灯状態とすべき画素の保持容量 c a pには高電位側の画 像信号dateが書き込まれ、消灯状態とすべき画案の保持容量cap には低電位側の画像信号dateが書き込まれる。ここで、第2のTF T30のゲート電圧Vgcurは、共通給電線comの電位、および画素 電極30の電位のうちの低い方の電位と、電位保持電極stの電位との 差に相当する。しかるに本形態では、発光素子40の対向電極opの霞 位に対して共通給電線comの電位を低くしてあるため、第2のTFT 30のゲート電圧Vgcurは、共通給電線comの電位と電位保持電極 s t の電位との差に相当する。この共通給電線 c o m の 電位については 十分に低く電位とすることができるので、第2のTFT30のオン電流 が大きく、高い輝度で表示を行うことができる。または、輝度が高い分 、そのときの電位保持電極stの電位、すなわち、画像信号dataの 高電位側の電位を上げて、画像信号dataの振幅を小さくできる。ま た、第2のTFT30のオン電流が対向電極opの電位から直接的には 影響を受けないので、画案を点灯状態とするための画像信号dataの 高電位側の電位を、対向電極opの電位より低い電位、あるいは等電位 にまで下げ、画像信号dataの振幅を小さくしてある。さらに、本形 態では、消灯状態とすべき画素に対してデータ線 sigから供給される

画像信号dataの電位を、共通給電線comの電位と比較してやや高電位、あるいは等電位にして画像信号dataの振幅を小さくしてある。それ故、画像信号dataの電位を、対向電極opと共通給電線comとで規定されるレンジ内におさめ、表示装置1における駆動電圧を下げてあるので、表示装置1の消費電力を下げることが

できるなど、実施の形態 1、あるいはその変形例と同様な効果を奏する。本形態では第1のTFT20はPチャネル型で、第2のTFT30と逆導電型であるため、画素を選択するときの走査線 g a t e の電位 (走査信号Sgate) は低電位である。これに対して、第2のTFT30はNチャネル型であるため、画素7を点灯させるための画像信号dataは高電位側である。

このように、本形態では、第1のTFT20と第2のTFT30とが逆導電型であるため、第1のTFT20の書き込み能力を上げるためには走査信号Sgateの選択パルスの電位を低くし、発光素子40の輝度を上げるために第2のTFT30のオン抵抗を下げるべく画像信号dataの電位を低くすることになる。このような走査信号Sgateの選択パルス高と画像信号dataとに対する最適化は、画素7の選択期間中、発光素子40を点灯させるレベルの画像信号dataが保持容量capに書き込まれていくにつれて、第1のTFT20のゲート電圧に対して、当該TFTのオン電流が増大する方にシフトさせるのに効く。従って、電位保持電極stの電位を基準にしたときには、走査信号Sgateの低電位に相当する電位と共通給電線comの電位は同じ極性であるため、電位保持電極stの電位を変更すれば、その分、第1のTFT20のゲート電圧Vgswおよび第2のTFT30のゲート電圧Vgswおよび第2のTFT30のゲート電圧Vgcurの双方が同じ方向に同じ分だけシフトする。それ故、表示装置1の駆動電圧レンジの範囲内で、点灯のための画像信号dataの電位を、第1のTFT2

0のオン時の抵抗が小さくなる方向に変更すれば、表示動作の高速化を図ることができる。このときには第2のTFT30のオン時の抵抗が小さくなる方向に点灯のための画像信号dataの電位を変更したことになるので、輝度の向上を図ることもできる。よって、実施の形態2と同様、駆動電圧の低電圧化と表示品位の向上とを併せて達成することができる。

尚、上述の実施の形態2及び実施の形態2の変形例において、最適な駆動方法について図25を用いて説明する。

実施の形態2においては、第1のTFTはNチャネル型であり、第2 のTFTはPチャネル型である。図25に示されるように、発光案子4 Oを消灯させる際には、画像信号 dataの電位を共通給電線 comの 電位よりも高くしてPチャネル型の第2のTFT30をターンオフさせ ているが、本形態では、図25に示すように、発光素子40を消灯させ る場合でも、第2のTFT30を完全にターンオフさせない。すなわち 、本形態では、第2のTFT30がPチャネル型であるため、それを完 全にターンオフさせるには、ゲート電圧Vgcurを0V(共通給電線c omと同電位)、あるいは正の電位(共通給電線comより高い電位) とすることになるが、本形態では、第2のTFT30のゲート電圧Ve cur がこのTFTのしきい値電圧Vthp(cur)に相当するレベルよりやや 高い電位となるなるように、画像信号dataの消灯時の電位を低めに 設定してある。従って、消灯状態にある画素1において第2のTFT3 0に印加されるゲート電圧は、第2のTFT30がオン状態となるとき。 の極性と同じであるが、第2のTFT30のしきい値電圧 (Vthp(cur)) を上回るような値である。例えば、第2のTFT30のしきい値電圧 (Vthp(cur)) を-4 Vとしたとき、消灯状態で第2のTFT30に印 加されるゲート電圧は一3Vとする。

このように第1のTFTがN型、第2のTFTがP型の場合、画像信号dataの消灯側の電位を従来より低めに設定すると、画像信号dataの振幅を小さくできるので、画像信号dataの低電圧化および高周波化を図ることができる。また、このように画像信号dataの消灯側の電位を低めに設定した場合でも、Pチャネル型の第2のTFT30では、しきい値電圧Vthp(cur)に相当するレベルよりやや高めの電位であるので、消灯時に流れる電流は極めて小さい。また、発光素子40にかかる電圧が低ければ、極めて小さい駆動電流しか流れ込まない。それ故、発光素子40を消灯させるのに実質上、問題点がない。

また、本形態では、画像信号dataの消灯時の電位が共通給電線 comの電位を越える必要がなければ、共通給電線 comの電位を比較的高めに設定できる。そこで、本形態では、共通給電線 comの電位を、第1のTFT20をオン状態にするときの走査信号Sgateの電位と等しくしてある。それ故、走査側駆動回路において、走査信号Sgateの高電位として用いた信号レベルをそのまま共通給電線 comに供給すればよいので、本形態の表示装置1では、使用する駆動信号のレベルの数が少なくて済み、表示装置1に駆動信号を入力するための端子数を減らすことができる。また、電源数を減らすことができるため、電源回路の低消費電力化、省スペース化を図ることができる。

この場合には、第1のTFT20がNチャネル型で、第2のTFT30がPチャネル型なので、消灯状態にある画素7の第2のTFT30に印加されるゲート電極の電位は、第1のTFT20をオン状態にするときの走査信号gateの電位から当該第1のTFT20のしきい値電圧Vthn(sw)を差し引いた電位よりも低電位にする。すなわち、画案7を消灯状態にするときの画像信号data(電位保持電極stの電位)と共通給電線comとの電位差Voff の絶対値を下式

V thn(sw) < |V off|

に示すように、第1のTFT20のしきい値電圧Vthn(sw) よりも大きく設定し、画案7を選択する際の第1のTFT20の書き込み動作に支障が発生することを防止すればよい。

なお、実施の形態2の変形例の第1のTFT20がPチャネル型で、第2のTFT30がNチャネル型の場合には、図26および図27(A)、(B)を参照して後述するように、本形態で説明した各信号の相対的な高低を入れ換えて、第1のTFT20や第2のTFT30に印加される電圧の極性を反転させることになる。この場合でも、本形態のように、発光素子40を消灯させる際に第2のTFT30を完全にターンオフさせなければ、画像信号dataの低電圧化および高周波化を図ることができる。また、共通給電線comの電位を、第1のTFT20をオン状態にするときの走査信号Sgateの電位と等しくすることにより、電源数を減らすことができる。この場合には、画素7を選択する際の第1のTFT20の書き込み動作に支障がないように、消灯状態にある画素7の第2のTFT30に印加されるゲート電極の電位は、第1のTFT20をオン状態にするときの走査信号gateの電位に当該第1のTFT20のしきい値電圧Vthn(sw)を加えた電位よりも高電位にする。

「実施の形態3]

本形態は、図23にその等価回路を示すように、実施の形態2と同様、いずれの画素7においても第1のTFT20をNチャネル型とし、第2のTFT30をPチャネル型とした構成の一例である。また、本形態に係る表示装置1でも、第2のTFT30がPチャネル型なので、発光素子40の対向電極opの電位に対して共通給電線comの電位を高くしてある。従って、第2のTFT30がオン状態になったときには、矢印Eで示すように、共通給電線comの方から発光素子40の方に電流

が流れる。尚、実施の形態2と同様であるため、共通する点については 説明を省略し、異なる点についてのみ記載する。実施の形態2では保持 容量が設けられていたが、本実施の形態では、保持容量 capが無い点 で異なる。このような構成とすることにより、出に保持電極 stの電位 の変化を大きくすることができる。

なお、第1のTFT20がPチャネル型で、第2のTFT30がNチャネル型の場合には、図26および図27(A)、(B)を参照して後述するように、本形態で説明した各信号の相対的な高低を入れ換えて、第1のTFT20や第2のTFT30に印加される電圧の極性を反転させることになる。この場合でも、第1のTFT20の書き込み能力を上げるために走査信号の選択パルスの電位を低くし、第2のTFT30のオン抵抗を下げて発光輝度を上げるためには画像信号の電位を高くすることになる。

[実施の形態3の変形例]

なお、上記実施の形態3では、いずれの画素7においても、第1のTFT20がNチャネル型で、第2のTFT30がPチャネル型の場合を説明したが、図26に等価回路を示すように、第1のTFT20がPチャネル型で、第2のTFT30がNチャネル型として構成してもよい。この図に示す例では、発光素子40の対向電極opの電位に対して共通給電線comの電位を低くして、第2のTFT30がオン状態になったときには、矢印Fで示すように、発光素子40の対向電極opの方から共通給電線comの方に電流が流れるように構成してある。

このように画素 7 を構成した場合には、図 2 7 (A)、(B)に示すように、図 2 4 (A)に示した波形の各駆動信号の極性を反転させることになる。

なお、実施の形態3においては、第1のTFT20がNチャネル型で

、第2のTFT30がPチャネル型のときには、発光素子40の対向電極。pの電位に対して共通給電線comの電位を低くして、第2のTFT30がオン状態になったときは、発光素子40の対向電極。pの方から共通給電線comの方に電流が流れるように構成する場合もあり、このように構成した場合でも、第1のTFT20および第2のTFT30がドチャネル型で、第1のTFT20がPチャネル型で、第2のTFT30がドチャネル型のときには、発光素子40の対向電極。pの電位に対して共通給電線comの電位を高くして、第2のTFT30がオン状態になったときは、共通給電線comの方から発光素子40の方に電流が流れるように構成した場合も、第1のTFT20および第2のTFT30を逆導電型にしたことの効果については得ることができる。

[実施の形態4].

上記のいずれの形態 1、 2、 3 においても、図 2 8 (A)、 (B) を
参照して説明するように、保持容量 c a p の両電極のうち、第 2 の T F
T 3 0 のゲート電極に電気的に接続する電極とは反対側の電極には、走
査信号 g a t e の選択パルスより遅延して該選択パルスとは電位が逆方
向に振れるパルスが供給されるように構成してもよい。

ここに示す例では、図28(A)に示すように、保持容量capの両電極のうち、第2のTFT30のゲート電極に電位保持電極stを介して電気的に接続する電極とは反対側の電極が、走査線gateと並列するように延設された容量線clineで構成されている。

この容量線 clineには、図28(B)に示すように、走査信号 Sgateの選択パルス Pgateより遅延して該選択パルス Pgateとは電位が逆方向に振れるパルス信号 Pstg を含む電位 stgが供給されるように構成されている。

パルス信号 P stg は、該選択パルス P gateが非選択状態になった後、保持容量 c a p の容量結合を利用して画像信号 d a t a の電位をシフトさせる。このため、画素 7 が消灯状態の保持容量 c a p には画像信号 d a t a の電位にパルス信号 P stg の電位を加算した分の信号が保持される。画像信号 d a t a の高電位側の信号は第1のTFT20のオン抵抗が大きいため、書き込みを限られた時間で十分に行うは難しい。この例では、書き込みが十分でない場合、点灯できないことになる。しかし、本形態の実施例を用いることにより、保持容量 c a p への画像信号 d a t a の書き込みを補うことができる。それでいて、駆動信号の電位の最大レンジが拡がることがない。

このようにして、容量線 clineにパルス信号Pstg をのせるにあたっては、図29に示すように、容量線 clineを走査側駆動回路4から引き出すとともに、走査側駆動回路4においては、いずれのゲート段にもシフトレジスタ401からの出力信号をNANDゲート回路およびインパータを介して走査線 gateとして出力する一方、シフトレジスタ401からの出力信号をNANDゲート回路および2段のインパータを介して遅延させながら、図30に示すように、高電位側の電源レベルをVddから電位Vccyにレベルシフトして容量線 clineに出力すればよい。

上述の実施の形態及びそれらの変形例においては、保持容量を付加する場合は、容量線 c 1 i n e を設けたタイプの発光素子について説明した。しかしながら、本実施の形態はこのような容量線 c 1 i n e を設ける構成に限るものではなく、保持容量の一方の電極を隣接するゲート線により構成にしてもよい。かかる構成の一例を図34(A)に回路ブロック図を、ゲート線の走査方向に対するゲート電極の電圧波形を図34(B)にそれぞれ示す。このように、当該画素に対して、隣接するゲー

ト線を保持容量の一方の電極として構成することにより、容量線 c l i n e をわざわざ設ける必要がないという効果を有するものである。
[その他の実施の形態]

上記のいずれの形態についても、第2のTFT30の電流-電圧特性のいずれの領域で動作させるかについて記載しなかったが、第2のTFT30をその飽和領域で動作させれば、TFTの弱い定電流特性を利用して発光素子40に異常電流が流れることを防止することができる。例えば、発光素子40を構成する有機半導体膜等にピンホール欠陥が生じていることがあるが、その場合でも、欠陥のある発光素子に流れる電流は制限され、発光素子40の電極間で完全ショートになることがない。

これに対して、第2のTFT30をその線形領域で動作させれば、そのしきい値電圧のばらつきが表示動作に影響を及ぼすことを防止することができる。

なお、TFTの構造についても、トップゲート型に限らず、ボトムゲート型でもよく、その製造方法に関しても低温プロセスに限定されるものではない。

発明の利用可能性

以上説明したように、本発明の請求項第1項から第7項に係る表示装置では、第2のTFTのオン時のゲート電圧は、共通給電線の電位および画素電極の電位のうちの一方の電位と、ゲート電極の電位(画像信号の電位)との差に相当するので、第2のTFTの導電型に応じて、共通給電線の電位と発光素子の対向電極の電位との相対的な高低を設定し、第2のTFTのゲート電圧は、共通給電線の電位と電位保持電極の電位との差に相当するように構成してある。たとえば、第2のTFTがNチャネル型であれば、発光素子の対向電極の電位に対して共通給電線の電

位を低くしてある。この共通給電線の電位については、画案電極の電位と相違して、十分に低い値に設定することができるため、第2のTFTで大きなオン電流が得られ、高い輝度で表示を行うことができる。また、画素を点灯状態とする際に、第2のTFTのとして高いゲート電圧が得られるのであれば、その分、そのときの画像信号の電位を下げることができるので、画像信号の振幅を小さくし、表示装置における駆動電圧を下げることができる。それ故、消費電力を低減できるともに、薄膜で構成された各案子で懸念されていた耐電圧の問題が顕在化しないという利点がある。

また、本発明の請求項第7項から第11項に係る表示装置では、第1のTFTと第2のTFTとが逆導電型であるため、画素を選択するための走査信号のパルスと、発光素子を点灯させるための画像信号の電位とは逆にふれる関係にある。従って、点灯時の電位保持電極の電位(点灯のための画像信号の電位ときには、走査信号の高電位に相当する電位と共通給電線の電位は同じ極性であるため、点灯時の電位保持電極の電位(点灯のための画像信号の電位)を変更すれば、その分、第1のTFTのゲート電圧および第2のTFTのゲート電圧の双方が同じ方向に同じ分だけシフトする。それ故、表示装置の駆動電圧レンジの範囲内で、点灯のための画像信号の電位を、第1のTFTのオン時の抵抗が小さくなる方向にシフトさせれば、表示動作の高速化を図ることができるとともに、このときには第2のTFTのオン時の抵抗が小さくくなる方向に点灯のための画像信号の電位がシフトしたことになるので、なる方向に点灯のための画像信号の電位がシフトしたことになるので、なる方向に点灯のための画像信号の電位がシフトしたことになるので、なの向上を図ることができる。

さらに、本発明の請求項第11項または第12項に係る表示装置では 、保持容量の両電極のうち、第2のTFTの第2のゲート電極に電気的 に接続する電極とは反対側の電極には、走査信号の選択パルスより遅延して該選択パルスとは電位が逆方向に振れるパルスが供給されるので、保持容量への画像信号の書き込みを補うことができる。それ故、画像信号の振幅を大きくせずに、第2のTFTのゲート電極に印加される画像信号の電位を高輝度化の方向にシフトさせることができる。

請求の範囲

1. 基板上に、複数の走査線と、該複数の走査線に交差する複数のデータ線と、複数の共通給電線と、前記データ線と前記走査線とによりマトリクス状に形成された画素とを有し、該画素の各々には、前記走査線を介して走査信号が第1のゲート電極に供給される第1の薄膜トランジスタと、該第1の薄膜トランジスタを介して前記データ線から供給される画像信号を保持する保持容量と、該保持容量によって保持された前記画像信号が第2のゲート電極に供給される第2の薄膜トランジスタと、前記画素毎に形成された画素電極と該画素電極に対向する対向電極との間において前記画素電極が第2の薄膜トランジスタを介して前記共通給電線に電気的に接続した時に前記画素電極と前記対向電極との間に流れる駆動電流によって発光する発光素子とを備える表示装置において、

前記第2の薄膜トランジスタはNチャネル型であり、前記共通給電線は前記対向電極よりも低電位に設定されていることを特徴とする表示装置。

2. 基板上に、複数の走査線と、該走査線に交差する複数のデータ線と、複数の共通給電線と、前記データ線と前記走査線とによりマトリクス状に形成された画案とを有し、該画素の各々には、前記走査線を介して走査信号が第1のゲート電極に供給される第1の薄膜トランジスタと、該第1の薄膜トランジスタを介して前記データ線から供給される画像信号を保持する保持容量と、該保持容量によって保持された前記画像信号が第2のゲート電極に供給される第2の薄膜トランジスタと、前記画素毎に形成された画素電極と該画素電極に対向する対向電極との間において前記画素電極が前記第2の薄膜トランジスタを介して前記共通給電

線に電気的に接続したときに前記画素電極と前記対向電極との間に流れる駆動電流によって発光する発光薄膜を具備する発光素子とを備える表示装置において、

前記第2の薄膜トランジスタはPチャネル型であり、前記共通給電線 は前記対向電極よりも高電位に設定されていることを特徴とする表示装置。

- 3. 請求の範囲第1項において、点灯状態とすべき画素に対して前記 データ線から供給される画像信号の電位は、前記対向電極の電位と比較 して低電位、あるいは等電位であることを特徴とする表示装置。
- 4. 請求の範囲第2項において、点灯状態とすべき画素に対して前記 データ線から供給される画像信号の電位は、前記対向電極の電位と比較 して高電位、あるいは等電位であることを特徴とする表示装置。
- 5. 請求の範囲第1項または第3項において、消灯状態とすべき画素に対して前記データ線から供給される画像信号の電位は、前記共通給電線の電位と比較して高電位、あるいは等電位であることを特徴とする表示装置。
- 6. 請求の範囲第2項または第4項において、消灯状態とすべき画素に対して前記データ線から供給される画像信号の電位は、前記共通給電線の電位と比較して低電位、あるいは等電位であることを特徴とする表示装置。
- 7. 請求の範囲第1項ないし第6項のいずれかにおいて、前記第1の 薄膜トランジスタと前記第2の薄膜トランジスタとは、逆導電型の薄膜 トランジスタで構成されていることを特徴とする表示装置。
- 8. 基板上に、複数の走査線と、該走査線に交差する複数のデータ線と、複数の共通給電線と、前記データ線と前記走査線とによりマトリクス状に形成された画素とを有し、該画素の各々には、前記走査線を介し

て走査信号が第1のゲート電極に供給される第1の薄膜トランジスタと、該第1の薄膜トランジスタを介して前記データ線から供給される画像信号を保持する保持容量と、該保持容量によって保持された前記画像信号が第2のゲート電極に供給される第2の薄膜トランジスタと、前配画素毎に形成された画素電極と該画素電極に対向する対向電極との層間において前記画素電極が前記第2の薄膜トランジスタを介して前記共通給電線に電気的に接続したときに前記画素電極と前記対向電極との間に流れる駆動電流によって発光する発光薄膜を具備する発光素子とを備える表示装置において、

前記第1の薄膜トランジスタと前記第2の薄膜トランジスタとは、互いに逆導電型の薄膜トランジスタで構成されていることを特徴とする表示装置。

- 9. 請求の範囲第8項において、消灯状態にある画素における前配第 2の薄膜トランジスタに印加されるゲート電圧は、該第2の薄膜トラン ジスタがオン状態となるときの極性と同じで、かつ、該第2の薄膜トラ ンジスタのしきい値電圧を越えない値であることを特徴とする表示装置
- 10. 請求の範囲第9項において、前記第1の薄膜トランジスタはNチャネル型、前記第2の薄膜トランジスタはPチャネル型であって、

前記第1の薄膜トランジスタをオン状態の走査信号の電位と前記共通 給電線の電位とが等しく、かつ、

消灯状態にある画案の前記第2の薄膜トランジスタに印加されるゲート電極の電位は、前記第1の薄膜トランジスタをオン状態にするときの 走査信号の電位から当該第1の薄膜トランジスタのしきい値電圧を差し 引いた電位よりも低電位であることを特徴とする表示装置。 11. 請求の範囲第9項において、前記第1の薄膜トランジスタはPチャネル型、前記第2の薄膜トランジスタはNチャネル型であって、

前記第1の薄膜トランジスタをオン状態にするときの走査信号の電位 と前記共通給電線の電位とが等しく、かつ、

消灯状態にある画素の前記第2の薄膜トランジスタに印加されるゲート電極の電位は、前記第1の薄膜トランジスタをオン状態にするときの 走査信号の電位に当該第1の薄膜トランジスタのしきい値電圧を加えた 電位よりも高電位であることを特徴とする表示装置。

12. 請求の範囲第1項ないし第11項のいずれかにおいて、前記保持容量の両電極のうち、前記第2の薄膜トランジスタの前記第2のゲート電極に電気的に接続する電極とは反対側の電極には、前記走査信号の選択パルスより遅延して該選択パルスとは電位が逆方向に振れるパルスが供給されるように構成されていることを特徴とする表示装置。

13. 基板上に、複数の走査線と、該走査線に交差する複数のデータ線と、複数の共通給電線と、前記データ線と前記走査線とによりマトリクス状に形成された画素とを有し、該画素の各々には、前記走査線を介して走査信号が第1のゲート電極に供給される第1の薄膜トランジスタと、該第1の薄膜トランジスタを介して前記データ線から供給される画像信号が第2のゲート電極に供給される第2の薄膜トランジスタと、前記画素のでいた画素電極と該画素電極に対向する対向電極との層間において前記画素電極が前記第2の薄膜トランジスタを介して前記共通給電線に電気的に接続したときに前記画素電極と前記対向電極との間に流れる駆動電流によって発光する発光薄膜を具備する発光素子とを備える表示装置において、

前記保持容量の両電極のうち、前記第2の薄膜トランジスタのゲート


電極に電気的に接続する電極とは反対側の電極には、前記走査信号の選択パルスより遅延して該選択パルスとは電位が逆方向に振れるパルスを供給することを特徴とする表示装置。

1,4. 請求の範囲第1項ないし第13項のいずれかにおいて、前配発光 神膜が有機半導体膜であることを特徴とする表示装置。

15. 請求の範囲第1項ないし第14項のいずれかにおいて、前記第2の薄膜トランジスタは飽和領域で動作するように構成されていることを特徴とする表示装置。


16. 請求の範囲第1項ないし第14項のいずれかにおいて、前記第2の薄膜トランジスタは線形領域で動作するように構成されていることを特徴とする表示装置。

図 1



2/3

図2






図 4




図 5





図 6

(A)







C-C'断面





図 7

(A)



(B)







図8

(A)



(B)










図11

N4ャネル型薄膜トランジスタの 電流電圧特性







図 1 2

P4ャネル型薄膜トランジスタの 電流電圧特性












図15




r (Lye,

図16

(A)






WO 98/36407 PCT/JP98/00656

14/31

図17




15/31


142

図18

(A)



(B)



WO 98/36407 PCT/JP98/00656

16/31

図19






図20

(À)



(B)




点灯

消灯

WO 98/36407 PCT/JP98/00656


18/31

図21




19/31

図22 (A)





(B)





WO 98/36407 PCT/JP98/00656

20/31











WO 98/36407 PCT/JP98/00656

23/31



24/31









図 2 7 (A) 図28 (A)







区図







図31








図の図

30/31









INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP98/00656

A. CLASSIFICATION OF SUBJECT MATTER Int.C1 G09G3/30, H05B33/08, H05B33/26, H01L33/00										
According to International Patent Classification (IPC) or to both national classification and IPC										
B. FIELDS SEARCHED										
	Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁶ G09G3/20-38, H05B33/00-28, H01L33/00									
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926-1998 Toroku Jitsuyo Shinan Koho 1994-1998 Kokai Jitsuyo Shinan Koho 1971-1995										
Electronic d	lata base consulted during the international search (nan	ne of data base and, where practicable, se	earch terms used)							
		**	**							
C. DOCUMENTS CONSIDERED TO BE RELEVANT										
Category*	Citation of document, with indication, where ap	Relevant to claim No.								
.X	JP, 8-227276, A (Pioneer Ele September 3, 1996 (03. 09. 9		1, 14							
х	JP, 8-129358, A (TDK Corp. and others), May 21, 1996 (21. 05. 96)									
¥ .	JP, 8-227276, A (Pioneer Ele September 3, 1996 (03. 09. 9	15-16								
¥	JP, 8-129358, A (TDK Corp. a May 21, 1996 (21. 05. 96)	15-16								
	, .	, ,								
;	,									
		h .								
		*								
		ė	•							
Furthe	er documents are listed in the continuation of Box C.	See patent family annex.	:							
Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance carlier document but published on or after the international filing date or provided to the original process. The principle or theory underlying the invention document of particular relevance; the claimed invention cannot document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other										
special	reason (as specified)	"Y" document of particular relevance; the cl								
"O" docum	ent referring to an oral disclosure, use, exhibition or other		considered to involve an inventive step when the document is							
"P" docum	ent published prior to the international filing date but later than prity date claimed	combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family								
Date of the May	actual completion of the international search 12, 1998 (12. 05. 98)	Date of mailing of the international search report May 26, 1998 (26. 05. 98)								
Name and n Japa	nailing address of the ISA/ Inese Patent Office	Authorized officer								
Facsimile No.		Telephone No.								

Form PCT/ISA/210 (second sheet) (July 1992)

ritigu,

発明の属する分野の分類(国際特許分類(IPC)) Int. C1° G09G3/30 H05B33/08 H05B33/26 H01L33/00 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl° G09G3/20-38 H05B33/00-28 H01L33/00 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報・ 1926-1998 日本国公開実用新案公報 1971-1995 日本国登録実用新案公報 1994-1998 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) 関連すると認められる文献 関連する 引用文献の カテゴリー* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 8-227276, A (パイオニア株式会社), 03.9月 X 1, 14 1996 (03. 09. 96) 2, 7, 8, 14 JP, 8-129358, A (ティーディーケイ株式会社, 他), X 21. 5月. 1996 (21. 05. 96)
JP, 8-227276, A (パイオニア株式会社), 03. 9月1996 (03. 09. 96) Y 15-16 JP, 8-129358, A (ティーディーケイ株式会社, 他), Y 15-16 21.5月.1996 (21.05.96) パテントファミリーに関する別紙を参照。 C欄の続きにも文献が列挙されている。 ☀ 引用文献のカテゴリー の日の後に公表された文献 「A」特に関連のある文献ではなく、一般的技術水準を示す 「丁」国際出願日又は優先日後に公表された文献であって て出願と矛盾するものではなく、発明の原理又は理 もの 「E」先行文献ではあるが、国際出願日以後に公表されたも 論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに 文献(理由を付す) 「O」ロ頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの 「P」国際出願目前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 国際調査報告の発送日 国際調査を完了した日 12.05.98 26.05.98 特許庁審査官(権限のある職員) 8022 5 H 国際調査機関の名称及びあて先 日本国特許庁 (TSA/JP) 奥村元宏 郵便番号100-8915 東京都千代田区設が関三丁目4番3号 電話番号 03-3581-1101 内線 3530

Family list
1 family member for:
JP9045930
Derived from 1 application.

1 THIN FILM TRANSISTOR AND ITS MANUFACTURE Publication Info: JP9045930 A - 1997-02-14

1 1 1441

Data supplied from the esp@cenet database - Worldwide

DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

05431130 **Image available**

THIN FILM TRANSISTOR AND ITS MANUFACTURE—

PUB. NO.: 09-045930 [JP 9045930 A]

PUBLISHED: February 14, 1997 (19970214)

INVENTOR(s): HAYASHI HISAO

10 FUJINO MASAHIRO

YAMAZAKI MASARU

APPLICANT(s): SONY CORP [000218] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 07-212716 [JP 95212716]

15 FILED: July 28, 1995 (19950728)

INTL CLASS: [6] H01L-029/786; H01L-021/336

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R011 (LIQUID CRYSTALS); R044 (CHEMISTRY --

Photosensitive Resins); R096 (ELECTRONIC MATERIALS -- Glass

20 Conductors)

ABSTRACT

PROBLEM TO BE SOLVED: To ensure sufficient on-current of a thin film transistor while suppressing the off-current.

25

SOLUTION: A thin film transistor is provided with a laminated structure formed by laminating a semiconductor thin film 1, a gate electrode 2 provided with a prescribed pattern and a gate insulating film 3 between the film 1 and the electrode 2. The semiconductor thin film 1 is provided with

30 a channel area 4, a high concentration impurity area 5 and a low

concentration impurity area 6. The semiconductor thin film 1 is provided with an internal part IN included in the pattern of the gate electrode 2 and an external part OUT positioned outside the pattern. The channel area 4 is formed on the internal part IN, and the high concentration impurity area 5, is formed on the external part OUT. The low concentration impurity area 6 is positioned between the channel area 4 and the high concentration impurity, area 5, and at least a part of the area 6 is included in the internal part IN. The on current is prevented from reducing by modulating the low concentration impurity area 6 by gate potential.

(19)日本国特許庁 (J.P)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-45930

(43)公開日 平成9年(1997)2月14日


	(51) Int. Cl. 6	識別配号		FI				•	
•	-H01L 29/786	٠, بعد -	•	H01L 29/7	8	616	V		
	21/336		· · · · · · · · · · · · · · · · · · ·		•	616	A		•
			, 1981		• •	616	N		
		1 11			•	•			
	•		A LANGE	審査請求	未請求	請求項の	の数1,3	FD	(全8質)
	(21)出願番号	特顯平7-212716		(71)出願人	00000218	35			
					ソニー株	式会社		•	
	(22)出顧日	平成7年(1995)7月28	題		東京都品	川区北品	川6丁	目7番35	号
	**		•	(72)発明者	林 久雄	•			
					東京都品	川区北品	川6丁	目 7 番35	号 ソニ
	8		1	. 0	一株式会			, ,	•
	• .	1	,	(72)発明者	藤野 昌	宏			•
	•	pt , e e				川区北品	川6丁	目7番35	号 ソニ
			, · ·		一株式会			1	
	• • •		•	(72)発明者	山崎勝		•		
٠	•		•			川区北品	川6丁	月7番35	号 ソニ
		: '			一株式会	社内		in.	•
		· · ·		(74)代理人	弁理士	鈴木 晴	敏		
		10	1		,	•			•


(54) 【発明の名称】 薄膜トランジスタ及びその製造方法

(57)【要約】

【課題】 薄膜トランジスタのオフ電流を抑制する一方 十分なオン電流を確保する。

【解決手段】 薄膜トランジスタは半導体薄膜1と所定のパタンを有するゲート電極2と両者の間に介在するゲート絶縁膜3とを重ねた積層構造を有する。半導体薄膜1にはチャネル領域4、高濃度不純物領域5及び低濃度不純物領域6が設けられている。半導体薄膜1はゲート電極2のパタン内に包含される内側部INとパタン外に位置する外側部OUTとを有している。チャネル領域4は内側部INに形成され、高濃度不純物領域5は外側部OUTに形成される。低濃度不純物領域6はチャネル領域4と高濃度不純物領域5の間に位置し、且つ少なくとも一部は内側部INに包含されている。ゲート電位で低濃度不純物領域6を変調させる様にしてオン電流を下げない様している。





10

【特許請求の範囲】

【請求項1】 半導体薄膜と、所定のバタンを有するゲート電極と、両者の間に介在するゲート絶縁膜とを望ねた積層構造を有し、該半導体薄膜にチャネル領域、高温度不純物領域及び低濃度不純物領域を設けた薄膜トランジスタであって、

前記半導体薄膜は酸ゲート電極のパタン内に包含される 内側部とパタン外に位置する外側部とを有し、 前記チャネル領域は該内側部に形成され、

前記高温度不純物領域は該外側部に形成され、

前記低温度不純物領域は酸チャネル領域と該高温度不飽物領域の間に位置し且つ少なくとも一部は該内側部に包含される事を特徴とする意識トランジスタ。

【簡求項2】 前記低温度不純物領域は、不純物温度が 10''~10''個/cm' である事を特徴とする簡求項1 記様の彩膜トランジスタ。

【簡求項3】 前記低温度不純物領域は、不純物温度が チャネル領域から高温度不純物領域に向う水平方向に沿 って勾配を有する事を特徴とする簡求項1記载の粒膜ト ランジスタ。

【簡求項4】 前記低湿度不純物領域は、不純物温度が 半導体容膜の深さ方向に沿って勾配を有する事を特徴と する的求項1配贷の窓口トランジスタ。

【簡求項5】 前配高温度不純物領域はチャネル領域の両側に位置し、前記低温度不純物領域は少なくとも一方の高温度不純物領域とチャネル領域との間に設ける事を特徴とする簡求項1配強の意際トランジスタ。

【節求項6】 絶録基板上に所定のパタンのゲート電極を形成する第1工程と、

該ゲート電極の上にゲート絶録膜を形成する第2工程 と、

酸ゲート絶録膜の上に半導体薄膜を形成する第3工程 と、

該ゲート電極のパタンより内側に入るパタンで第1不純 物阻止膜を該半導体溶膜の上に形成する第4工程と、

該第1不純物阻止膜をマスクとして不純物を低濃度で該 半導体薄膜にドーピングする第5工程と、

該第1不純物阻止膜のパタンを包含し且つそれよりも大面積のパタンで第2不純物阻止膜を形成する第6工程と、

該第2不純物阻止膜をマスクとして不純物を高濃度で该 半導体薄膜にドーピングする第7工程とを行なう薄膜ト ランジスタの製造方法。

【簡求項7】 前記第4工程は、該ゲート電極をマスクとして透明な絶縁基板の裏面からオーバ解光を行ない、 該絶縁基板の表面に第1不純物阻止膜のバタンを設定する裏面露光処理を含む請求項6記載の薄膜トランジスタの製造方法。

【請求項8】 前記第6工程は、該ゲート電極をマスク として透明な絶縁基板の裏面から露光を行ない、該絶録 50 基板の表面に第2不純物阻止膜のパタンを設定する裏面 露光処理を含む請求項7記憶の薄膜トランジスタの製造 方法。

【請求項9】 前記第5工程は、不純物のイオンを鑑界加速して該半導体薄膜中にドーピングする簡求項6記録の薄膜トランジスタの製造方法。

【簡求項10】 前記第7工程は、不純物のイオンを電界加速して該半導体薄膜にドーピングする簡求項6記録の意膜トランジスタの製造方法。

【簡求項11】 前記第7工程は、不純物を高温度で含有するドープトシリコンを該半導体斡膜に通ねて成膜し、レーザ光を照射して不純物のドーピングを行なう節求項6記載の斡膜トランジスタの製造方法。

【簡求項12】 前記第4工選は、熱変形可能なフォトレジストを用いて第1不純物阻止與を形成し、前記第6工程は該フォトレジストをリフロー加急して第1不純物阻止膜のパタンを拡大化し第2不純物阻止膜に伝換する簡求項6記彙の環膜トランジスタの製造方法。

【簡求項13】 画素図極と、これをスイッチング図的する意與トランジスタと、該意與トランジスタを図的する駆動回路に含まれる意與トランジスタとが同一基板に 類積形成された衰示用意膜半導体養置であって、 少なくとも駆動回路に含まれる意與トランジスタは、半 導体意膜と、所定のパタンを有するゲート図極と、両者 の間に介在するゲート絶景膜とを退ねた積層網造を有 し、該半導体薄膜にチャネル領域、高温度不純物領域及 び低温度不純物領域を設けており、

前記半導体薄膜は眩ゲート電極のパタン内に包含される 内側部とパタン外に位置する外側部とを有し、

30 前記チャネル領域は該内側部に形成され、

前記高温度不純物領域は該外側部に形成され、

前記低温度不純物領域は該チャネル領域と該高温度不饱物領域の間に位置し且つ少なくとも一部は該内側部に包含される事を特徴とする表示用意膜半導体装置。

【発明の詳細な説明】

[0001]

[0002]

【従来の技術】近年、電子機器の小型・商型化の為に大面積集積回路の研究が盛んになっている。例えば、アクティブマトリクス液晶テレビ、密意型ラインセンサ、サーマルプリンタヘッド等の察子が開発されている。これらの案子開発には、多結晶シリコン等の半導体薄膜を活性圏として用いる薄膜トランジスタが最適であると考えられている。多結晶シリコン薄膜中に案子を作成する為に種々の改善が試みられている。一般には、小粒径シリ

コンの集合体であると考えられている多結晶膜には、多 数の未結合手が存在しており、この為に電気特性が単結 晶シリコントランジスタと比較して劣っている。多結晶 シリコン対膜をMOSトランジスタの活性層に用いる と、ドレイン接合の耐圧が低く、また接合漏れ電流(オ フ電流)が大きいという欠点が指摘されている。ドレイ ン接合において、弱電界ではSi/SiO、界面でのリ ーク電流、2×10°V/cmを超える強電界ではトンネ ル電流が支配的である。

[0003]

【発明が解決しようとする課題】 薄膜トランジスタの高 耐圧化や漏れ電流の低減の為に、オフセットゲード斜造 が提案されている。蕁膜トランジスタは多結晶シリコン からなる半導体薄膜と、所定のパタンを有するゲート図 極と、両者の間に介在するゲート絶録膜とを重ねた積層 網造を有する。オフセットゲート網造では半導体薄膜に チャネル領域、高温度不純物領域及び低温度不純物領域 が形成されている。高温度不純物領域はチャネル領域の 両側に位置しソース領域及びドレイン領域として機能す る。低温度不純物領域はチャネル領域とドレイン領域と 20 の間及び/又はチャネル領域とソース領域との間に介在 し、所願LDD領域(Lightly Doped D rain)と呼ばれている。しかしながら、このLDD 領域を設けると漏れ電流を顕著に抑制できるものの、逆 に駆動電流 (オン電流) が低下してしまう。従来のLD D領域はゲート電極の外側にあり、ゲート電位による変 調を受けない為にその分オン電流が低下する。特に、ソ ース領域側にこのLDD領域を設けるとオン電流が大幅 に下がってしまう。かかる従来の技術の解決すべき課題 は、例えば電子情報通信学会論文時 C-!! Vol. J 30 73-C-II No. 4 pp. 277-283 199 0年4月「多結晶シリコンMOSFETにおけるドレイ ン接合の設計」に記憶されている。

[0004]

【課題を解決するための手段】上述した従来の技術の課 題を解決する為以下の手段を認じた。即ち、本発明にか かる薄膜トランジスタは基本的に、半導体薄膜と、所定 のパタンを有するゲート電恆と、両者の間に介在するゲ ート絶縁膜とを有する。骸半導体薄膜にチャネル領域、 高温度不純物領域及び低温度不純物領域が設けられてい る。この半導体薄膜は眩ゲート電極のパタン内に包含さ れる内側部とパタン外に位置する外側部とに分かれてい る。前配チャネル部は該内側部に形成され、前配高温度 不純物領域は該外側部に形成されている。特徴事項とし て、前記低濃度不純物領域は該チャネル領域と該高濃度 不純物領域の間に位置し且つ少なくとも一部は該内側部 に包含されている。好ましくは、前記低濃度不純物領域 は、不純物温度が10''~10''個/cm' である。又、 前記低濃度不純物領域は不純物濃度がチャネル領域から 高温度不純物領域に向う水平方向に沿って勾配を有する ものであっても良い。あるいは、前配低温度不純物領域 は不純物濃度が半導体薄膜の深さ方向に沿って勾配を存 するものであっても良い。又好ましくは、前記高温腔不 純物領域はチャネル領域の両側に位置し、前記低温度不 純物領域は少なくとも一方の高温度不純物領域とチャネ ル領域との間に設ける。

【0005】本発明の他の側面では、粒膜トランジスタ は以下の工程により製造される。先ず絶縁甚板上に所定 のパタンのゲート電極を形成する第1工程を行なう。次 10 に酸ゲート電極の上にゲート絶録駁を形成する第2工題 を行なう。続いて該ゲート絶録風の上に半導体蕁膜を形 成する第3工程を行なう。さらに酸ゲート図灯のパタン より内側に入るパタンで第1不純物阻止膜を跛半導体意 膜の上に形成する。この後腹鎖1不純物阻止膜をマスク として不純物を低濃度で該半砂体料型にドーピングする 第5工程を行なう。さらに該第1不筑物阻止順のパタン を包含し且つそれよりも大面積のパタンで第2不純物阻 止膜を形成する第6工程を行なう。母優に、跛第2不随 物阻止膜をマスクとして不飽物を高温度で酸半期体影膜 にドーピングする第7工程を行なう。 好なしくは、前配 第4工程は眩ゲート電極をマスクとして逼明な絶慮基版 の墓面からオーバ解光を行ない、酸逸恩益姫の蹇面に鎮 1 不純物阻止膜のパタンを設定する口面口光処理を含 む。又好ましくは、前配第6工程は咳ゲート電気をマス クとして透明な絶縁膜の廏面から回光を行ない、酸絶恩 基板の表面に第2不純物阻止膜のパタンを設定する窓面 露光処理を含む。又、前配館5工思は不純物のイオンを 電界加超して該半導体障膜中にドーピングする。同僚 に、前記第7工程は不純物のイオンを風界加速して咳率 導体薄膜にドーピングする。 あるいは、前配館7工怨は 不純物を高温度で含有するドープトシリコンを該半導体 薄膜に重ねて成膜し、レーザ光を照射して不純物のドー ピングを行なっても良い。さらに好ましくは、前配鎖4 工程は熱変形可能なフォトレジストを用いて第1不適物 阻止膜を形成し、前配第6工程は酸フォトレジストをリ フロー加熱して第1不純物阻止膜のパタンを拡大化し第 2不純物阻止膜に転換する方法であっても良い。

【0006】本発明は表示用辯膜半導体基置を包含して いる。この表示用薄膜半導体装置は画家電灯と、これを スイッチング駆動する薄膜トランジスタと、眩障取トラ ンジスタを駆動する駆動回路に含まれる意度トランジス 夕とが同一基板に集積形成されている。少なくとも図り 回路に含まれる薄膜トランジスタは半導体薄膜と、所定 のパタンを有するゲート電灯と、両者の間に介在するゲ ート絶縁膜とを重ねた稂層构造を有し、該半導体萪膜に チャネル領域、高濃度不純物領域及び低温度不純物領域 を設けている。前配半導体薄膜は酸ゲート電極のパタン 内に包含される内側部とパタン外に位置する外側部とに 分かれている。前記チャネル部は眩内側部に形成され、

前記高濃度不純物領域は該外側部に形成される。特徴導

40

1166

項として、前記低濃度不純物領域は該チャネル領域と該 高濃度不純物領域の間に位置し、且つ少なくとも一部は 該内側部に包含される。

【0007】多結晶シリコン等の半導体薄膜を活性層と する薄膜トランジスタではオフ電流 (リーク電流) の抑 制が重要であり、LDD構造が採用されている。しかし ながら、チャネル領域と高濃度不純物領域との間に低湿 度不純物領域(LDD領域)を介在させたLDD构造を 採用するとオン電流(駆動電流)が低下する。この点に 鑑み、本発明はオン電流を低下させずオフ電流を抑制す 10 る新規なLDD構造を実現している。従来のLDD構造 ではLDD領域がゲートパタンよりも外側部にあり、ゲ ート電位による変調を受けない為その分駆動電流が下が る。特に、ソース領域側にこのLDD領域があると大き く下がってしまう。そこで、本発明ではこのLDD領域 をゲートパタンの内側部に配置し、ゲート電位で変嗣さ せる概にしてオン電流を下げない機にする。

(8000)

【発明の実施の形態】以下、図1を参照して最良な発明 の実施形態を説明する。(A) は本発明にかかる辯膜ト 20· ランジスタの基本的な断面樽造を殺わしており、ポトム ゲート型である。図示する様に、蕁膜トランジスタは多 **結晶シリコン等からなる半導体障膜1と、所定のパタン** を有するゲート@图2と、両者の間に介在するゲート絶 **録膜3とを題ねた積層構造を有する。 本例では半導体部** 膜1の下側にゲート電極2が配置しておりボトムゲート 型となっている。半導体薄膜1にはチャネル領域(i (イントリンシック) 領域) 4と、高温度不純物領域 (N++領域) 5と、低温度不純物領域 (N領域) 6と が設けられている。高温度不純物領域5はチャネル領域 30 4の両側に位置し、夫々ソース領域S及びドレイン領域 Dとして機能する。一方、低温度不純物領域6はLDD 領域となり、少なくとも一方の高温度不純物領域5とチ ヤネル領域4との間に介在する。本例では、LDD領域 6はチャネル領域&とドレイン領域Dとの間及びチャネ ル領域4とソース領域Sとの間に設けられている。

【0009】半導体薄膜1はアイランド状にパタニング されており、ゲート電極2のパタン内に包含される内側 部INとパタン外に位置する外側部OUTとに分かれて いる。チャネル領域4は内側部INに形成される一方、 高濃度不純物領域5は外側部OUTに形成されている。 特徴事項として、低温度不純物領域6はチャネル領域4 と高温度不純物領域5の間に位置し且つ少なくとも一部 は内側部INに包含されている。なお、図示の例では低 濃度不純物領域6は全て内側部INに包含されている。 好ましくは、低濃度不純物領域6はその不純物濃度が1 0'°~10''個/cm' に設定されている。又、低温度不 純物領域6はその不純物温度がチャネル領域4から高温 度不純物領域5に向う水平方向に沿って勾配を有するも のであっても良い。LDD領域にドレイン方向又はソー 50

ス方向に向って没度分布を付ける窓で、LDD領域の幅 を実効的に狡くできより多くのオン電流を確保できる。 あるいば、LDD領域の不純物温度が半導体障膜1の쯵 さ方向に沿って勾配を有する機にしても同様の効果が得 られる。なお、上述した構造を有する意願トランジスタ は絶録基板7の上に形成されると姓に、パシペーション 膜8により被覆されている。このパシベーション贈8に はソース領域S及びドレイン領域Dに連過するコンタク トホールが関口している。パシペーション膜8の上には 配線9がパタニング形成されており、コンタクトホール を介しでソース領域S及びドレイン領域Dに倒気接続し ている。

6

【0010】ところで、ドレイン耐圧を測定する場合、 ソース領域5及びゲート電極2を接地電位に近い状態に 保持すると共に、ドレイン領域Dに正②位(Nチャネル トランジスタの場合)を印加する。この時、チャネル観 域4とドレイン領域Dの扱合部では強い諮詢四(アキュ ミレーション層)が形成される。この為、接合部には強 い横方向電界が発生し、プレイクダウンの原因となる。 この横方向電界を弱める為にLDD領域6が介在してい る。従来、このLDD領域6をゲート電灯2のパタンの 内側部INに設けても、ゲート団位によって空間を受け る為意味をなさないと夸えられていた。しかしながら、 詳しく計算するとLDD領域6の不純物温度を適切な管 囲に設定すると、ゲート電位で変励されてもLDD機能 を有する事が判明した。この現象を顧臨的に利用してゲ ート電位で変調させる機にしてオン国流を下げない的に すると共に、オフ電流を抑制している。

【0011】(B)はトップゲート型の意覧トランジス 夕を殺わしており、本発明はポトムゲート型とトップゲ ート型とを問わず適用可能である。なお、(A) に示し たポトムゲート型の薄膜トランジスタと対応する部分に は対応する参照番号を付して理解を容易にしている。図 ート絶録膜3を介してゲート電極2がパタニング形成さ れている。チャネル領域4はゲート電額2のパタンの内 側部INに形成され、高温度不純物領域5は外側部OU Tに形成されている。低温度不純物領域6は少なくとも 一部ゲート電極2のパタンの内側部INに包含されてい る。

【0012】図2は薄膜トランジスタのオン電流及びオ フ電流とLDD領域における不純物温度との関係を示す グラフである。縦軸にオン電流及びオフ電流をとり、欄 軸に不純物温度をとってある。カープAONは図1の (A) に示した薄膜トランジスタのオン電流を張わし、 カープZONは従来の薄膜トランジスタのオン電流を衰 わしている。又、カープAOFFは本発明にかかる意識 トランジスタのオフ電流を示し、カープ20下下は従空 の薄膜トランジスタのオフ電流を殺わしている。グラフ から明らかな様に、LDD領域(N領域)の不純物温度

を10''個/cm'~10''個/cm'の間に設定する事

で、本発明にかかる薄膜トランジスタはオン電流が殆ど 変わらずにオフ電流が下げられる。一方、従来の薄膜ト ランジスタではLDD領域を設ける事によりオン電流が、 低下している。なお、高濃度不純物領域(N++領域) の不純物濃度は10°°~10''個/cm' 程度に制御され. ている。

[0013]

る。

【実施例】図4を参照して本発明にかかる薄膜トランジ スタの製造方法の好適な実施例を詳細に説明する。先ず 10 工湿 (A) で、ガラス等からなる絶録基板5.1 の上に所 定のパタンを有するゲート電極52を形成する。例え ば、Ta/Mo等からなる金属膜をスパッタリングで成 **顧した後、フォトリソグラフィ及びエッチングにより金 國膜をパタニングしてゲート電板52に加工する。この** 段階で1枚目のフォトマスクを使用する。

【0014】工程 (B) に進み、ゲート電極52の上に ゲート絶録膜53を形成する。例えば、CVDによりS 10、を成膜してゲート絶縁膜53とする。あるいは、 SiO. に代えてP-SiNを用いても良い。さらに 20 は、P-SINとSIO。の積圏膜をゲート絶録膜とし ても良い。媳いて、非晶質シリコンからなる半導体蕁膜 54をCVD法により成膜する。この半導体薄膜54に レーザ光を照射して一旦溶融化した後冷却過程で非晶質 シリコンを多結晶シリコンに伝換する。さらに、フォト リソグラフィ及びエッチングにより半導体薄膜54をア イランド状にパタニングして鞍膜トランジスタの案子領 域 (活性層) とする。この段階で第2のフォトマスクを 使用する。

【0015】工程 (C) に進み、SIO, をCVDによ り50mmの厚みで成膜し保護膜55を形成する。続い て、ゲート電極52のパタンより内側に入るパタンで第 1 不純物阻止膜 5 6 を半導体薄膜 5 4 の上に保護膜 5 5 を介して形成する。具体的には、ゲート電極52をマス クとして透明な絶録基板51の裏面からオーパ露光を行 ない、絶録基版51の表面に第1不純物阻止膜56のパ タンを設定している。さらに具体的には、フォトレジス トを塗布した後裏面からのオーバ露光を行なう事でセル フアライメントによりフォトレジストを第1不純物阻止 膜56に加工している。これにより、極めて精度良く第 40 1不純物阻止膜56をパタニングできるばかりでなく、 ゲート電板 5·2 をマスクとしたセルフアライメント方式 なので何等フォトマスクを必要としない。ゲート電極5 2に対する第1不純物阻止膜56のアライメント精度は 極めて高くなる。引き続いて、第1不純物阻止膜56を マスクとして不純物を低温度で半導体薄膜54にドーピ ングしN領域を形成する。例えば燐等の不純物のイオン を飯界加速して半導体薄膜54中にドーピングする。こ の後使用済みになった第1不純物阻止膜56を剥離す

【0016】工程 (D) に進み、第1不純物阻止膜56 のパタンを包含し且つそれよりも大面積のパタンで第2 不純物阻止膜57を形成する。具体的には、ゲート電灯 52をマスクとして透明な絶録基板51の裏面から國光 を行ない、絶縁基板51の表面に第2不純物阻止顧57 のパタンを設定する裏面露光処理を行なう。さらに具体 的には、保護腹55の表面にフォトレジストを築布した 後裏面鰡光を行なってセルフアライメントによりフォト レジストを第2不純物阻止膜57に加工している。この 時、露光昼を調盛する草で、第1不純物阻止與56より 大面積の第2不純物阻止膜57を形成できる。例えば、 オーパ函光ではなくジャスト風光を行なえば良い。さら に、第2不純物阻止膜57をマスクとして不純物を高辺 度で半導体薄膜54にドーピングし、N++領域を設け る。具体的には、燐等の不純物のイオンを電界加速して 保護膜55を介し半導体辯膜54にドーピングする。こ の後不要になった第2不純物阻止以57を剥除する。以 上により、ポトムゲート型尊順トランジスタのソース領 域S及びドレイン領域D(N++領域)とLDD領域 (N領域)が形成される。図から明らかな徴に、LDD 領域はチャネル領域とソース領域Sとの間及びチャネル

極52のパタンの内側部に包含される。 【0017】 工程 (E) に邀み、ポトムゲート型の意膜 トランジスタを層間絶像膜58で被覆する。例えば、S iO,をCVDにより成膜して層間絶像膜58とする。 焼いてCVDによりP-SiNを成膜しキャップ膜59 とする。この状態で例えば350℃程度のアニールを行 ない、層間絶録膜58に含有されていた水球を半導体費 膜54に拡微する。この水寒化処理により草原トランジ スタの特性が改善できる。なお、キャップ順59は微密 な組成を有しており水素の外方拡散を抑制している。こ の後フォトリソグラフィ及びエッチングによりソース領 域S及びドレイン領域Dに連盟するコンタクトホールを 開口する。この段階で3枚目のフォトマスクを使用す

領域とドレイン領域Dとの間に設けられ、且つゲート図

【0018】この後電極形成工程等を行なって萪膜半辺 体装置が完成する。 完成状態を図5に示す。 前工程でコ ンタクトホールを開口した後金属をスパッタリングで成 膜する。本例ではアルミニウムとモリプデンを2層に瓜 ねて成膜している。フォトリソグラフィ及びエッチング によりこの金属膜をパタニングして配線電접60に加工 する。この段階で4枚目のフォトマスクを使用する。院 いて感光性のアクリル樹脂等を塗布して平坦化膜61を 設け、薄膜トランジスタや配線電極60の凹凸を埋め る。さらにフォトリソグラフィにより平坦化膜61を澱 択的にエッチングしコンタクトホールを開口する。この 段階で5枚目のフォトマスクを使用する。 最後に、平坦 化膜61の上にITO等の透明導電膜をスパッタリング 50 により成膜し、フォトリソグラフィ及びエッチングで所

1.6

10

定の形状にパタニングして画案電極62に加工する。この段階で6枚目のフォトマスクを使用する。以上により、表示用薄膜半導体装置には画案電極62とこれを駆動する薄膜トランジスタが集積形成される。さらに、図示しないが周辺の駆動回路を構成する薄膜トランジスタも同一の絶録基板51上に集積形成される。以上の機に、本発明にかかる製造方法では6枚のフォトマスクのみを用いて表示用薄膜半導体装置を作成できる。平坦化膜61を省略する場合には5枚のフォトマスクのみを使用すれば良い。

【0019】図3は、図4の工程(C)及び(D)に示 した裏面露光処理における露光量とオフセット幅との関 係を示している。このオフセット幅はゲート電極52の パタンよりも内側に入り込む不純物阻止膜56,57の 幅を表わしている。なお、このグラフは鰯光エネルギー を15mm/cm に設定し不純物阻止膜の材料としてポジ 型のフォトレジストOFPR-800を用いた場合であ る。絶録基板としてはガラス(コーニング7059)を 用いている。又、ゲート絶録膜はSiN. (50mm)と SIO: (200nm) の積層構造を用い、半導体凝膜は 20 30nmの多結晶シリコンを用いている。グラフから明ら かな様に、露光時間を2.0 s に設定した時、露光畳が3 00mJ/cm となり、ジャスト國光の条件が得られオフ セット幅は零である。これに対し、例えば露光時間を5 Os程度に設定すると露光量が800mJ/cm[®] 程度とな りオーバ露光の条件が得られオフセット幅は1μm程度 になる。この様に、國光時間を制御する尊でオフセット 幅が正確に設定でき、ばらつきの少ないLDD領域幅が **実現できる。なお、ゲート電灯をマスクとしたセルフア** ライメントによる裏面露光を採用しないで、フォトマス 30 クを用いた表面側からの母光によりフォトレジストを不 純物阻止膜に加工する事はできる。しかしながらこれで は必ずアライメント誤差が生じる為ソース領域側とドレ イン領域側でLDD領域の幅が異なってしまう。あるい は、個々の薄膜トランジスタ間でLDD領域の幅がばら ついてしまう。

【0020】図6は、図5に示した表示用薄膜半導体整置を駆動基板として用いたアクティブマトリクス型衰示パネルの一例を示す模式的な斜視図である。図示する機に、本表示パネルは駆動基板101と対向基板102と 40両者の間に保持された液晶103とを備えたフラット輸造を有する。駆動基板101には画面部104と周辺部とが集積形成されている。周辺部は垂直駆動回路105と水平駆動回路106とを含んでいる。これらの駆動回路は本発明に従ったLDD構造を備えた薄膜トランジスタにより構成されている。駆動基板101の周辺部上端には外部接続用の端子部107が形成されている。端子部107は配線108を介して垂直駆動回路105及び水平駆動回路106に接続している。画面部104は行列状に交差したゲート配線109及び信号配線110を 50

含んでいる。各交差部には画素電極111とこれをスイ ッチング駆動する薄膜トランジスタ112が形成されて いる。ゲート配線109は垂直駆励回路105に接線 し、信号配線110は水平駆動回路106に接旋してい る。薄膜トランジスタ112のドレイン領域は対応する 画素電極111に接続し、ソース領域は対応する僧号配 線110に接続し、ゲート電極は対応するゲート配線1 09に連続している。かかる絹成において、少なくとも 駆動回路105、106に含まれる意思トランジスタは そのLDD領域がゲート電灯パタンの内側部に包含され ている。一位に、画案電極を図的するスイッチング用の 薄膜トランジスタは画素電数に母を込まれた信号の称を 1フィールド期間に渡って保持する為オフ国流 (リーク 電流)を厳しく抑制する事が風湿である。これに対し、 駆動回路を構成する障膜トランジスタはオフ風流を抑制 する点に加え、大きなオン電流をជ銀して図的能力を改 善する事が重要である。特に、高遊区の回路ではオンは 流の絶対値を大きくするばかりでなく倒々の意思トラン ジスタ間でオン電流のばらつきを全20%以下に制御す る事が必須である。この点、本党関によればLDD領途 をゲート電極パタンの内側に内包する♡で十分なオン〇 流を確保している。さらに、前述した□翫からのオーバ 爾光処理を行なって個々の意願トランジスタのLDD飼 域幅を稍度良く制御しておりオン国流の図らつきが少な

【0021】図7は第1不純物阻止順及び第2不純物阻 止膜の形成方法の他の奥施例を示す模式的な断面圏であ る。なお、図4と対応する部分には対応する参照符号を 付して理解を容易にしている。工窟 (A) は图4の工窟 (C) と同様であり、ゲート運転52をマスクとした心 面からのオーパ母光により第1不純物阻止順56を形成 している。ただ、不純物阻止膜56の材料として熱空形 可能なフォトレジストを用いる点で異なっている。この 後工程(B)に進み、熱変形可能なフォトレジストをリ フロー加熱して第1不純物阻止以56のパタンを拡大化 し第2不純物阻止膜57に転換している。リフロー加口 は例えば140℃~180℃の温度にて行なわれる。こ の様に、本実施例では裏面からの國光処理により第2不 純物阻止膜を形成する代わりに、リフロー加熱で第1不 純物阻止膜56を第2不純物阻止膜57に転換しており 製造工程が簡略化できる。又、このリフロー加熱は加急 温度や加熱時間を制御する事で、拡大幅を崩密に制御で き、従ってLDD領域幅をはらつきなく作り込むなが可 能である。

【0022】図8はソース領域S及びドレイン領域Dの形成方法の他の例を示す模式的な断面図である。 本例は、図4の工程(D)に示したイオンドーピングに代えて熱拡散法により不純物を高温度で半導体薄膜に導入している。 なお、図4の工程(D)と対応する部分には対応する参照番号を付して理解を容易にしている。 本例で

は、不純物を高濃度で含有するドープトシリコン70を 半導体薄膜54に重ねて成膜し、レーザ光を照射して不 純物のドーピングを行なっている。この関係で、第2不 純物阻止膜57はフォトレジストに代え耐熱性を有する SiO。を用いている。この第2不純物阻止膜57は、 ドープトシリコン70をエッチングして配線電極に加工 する際のエッチングストッパとしても機能する。本例で はレーザドーピングを用いて不純物を半導体薄膜54に 拡散すると共に同時に活性化している。

[0023]

【発明の効果】以上説明した様に、本発明によれば、薄膜トランジスタのLDD領域は少なくとも一部ゲード電極パタンの内側部に包含されており、オフ電流を抑制すると共に十分なオン電流の確保を可能にしている。又、ゲート電極をマスクとしたセルフアライメントによる裏面露光技術を採用してLDD領域の幅を精密に制御している為、オン電流のばらつきが顕著に抑制できる。

【図面の簡単な説明】

【図1】本発明にかかる薄膜トランジスタの最良な実施 形態を示す断面図である。

【図2】 薄膜トランジスタにおけるLDD領域の不純物 濃度とオン電流及びオフ電流との関係を示すグラフであ ゚る.

【図3】ゲート電極をマスクとした裏面観光における配 光量とオフセット幅との関係を示すグラフである。

【図4】本発明にかかる蒋膜トランジスタ製造方法の一 実施例を示す工程図である。

【図5】図4に示した工程に従って製造された表示用薄 膜半導体装置の完成状態を示す断面図である。

【図6】図5に示した表示用薄膜半導体装置を駆動基板 として組み立てたアクティブマトリクス型表示パネルの 一例を示す斜視図である。


【図7】本発明にかかる薄膜トランジスタ製造方法の他の実施例を示す工程図である。

【図8】本発明にかかる薄膜トランジスタ製造方法の別の実施例を示す断面図である。

【符号の説明】


- 1 半導体薄膜
- 2 ゲート電極
- 3 ゲート絶縁膜
- 4 チャネル領域
- 0 5 高濃度不純物領域
 - 6 低濃度不純物領域
 - 7 絶録基板


[図1]





CUT IN OUT


【図2】











This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.